該課程是FPGA在嵌入式系統(tǒng)領(lǐng)域的應(yīng)用，以XILINX的MICROBLAZE 32位軟核處理器為載體，介紹嵌入式系統(tǒng)中軟件和硬件協(xié)同設(shè)計(jì)和協(xié)同調(diào)試的方法，詮釋All Programmable在嵌入式系統(tǒng)設(shè)計(jì)中的重要意義。課程列表>>

本課程不僅是對(duì)FPGA結(jié)構(gòu)資源和設(shè)計(jì)流程的描述，更重要的是對(duì)FPGA結(jié)構(gòu)資源、設(shè)計(jì)流程和設(shè)計(jì)工具的歸納、總結(jié)與升華，讓學(xué)習(xí)者能夠透過表面現(xiàn)象看到FPGA設(shè)計(jì)技術(shù)的實(shí)質(zhì)，通過FPGA培訓(xùn)初級(jí)研修班學(xué)習(xí)者會(huì)更快速進(jìn)入FPGA設(shè)計(jì)領(lǐng)域，進(jìn)而為掌握FPGA高級(jí)設(shè)計(jì)技術(shù)打下基礎(chǔ)。課程列表>>

該課程重點(diǎn)介紹數(shù)字信號(hào)處理系統(tǒng)的模型建立、仿真和具體實(shí)現(xiàn)。該課程通過使用Xilinx ISE、System Generator、Matlab、高級(jí)C綜合工具HLS實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)的建模、仿真，通過Xilinx的FPGA實(shí)現(xiàn)高性能的數(shù)字信號(hào)處理。該課程側(cè)重于解決數(shù)字信號(hào)處理的高性能實(shí)現(xiàn)問題。課程列表>>

一套為期35課的FPGA視頻學(xué)習(xí)教程，該教程以BJ-EPM240 CPLD學(xué)習(xí)板和SF-EP1C FPGA開發(fā)板為主，在實(shí)踐中帶大家深入對(duì)CPLD/FPGA的學(xué)習(xí)，很多基礎(chǔ)的知識(shí)都會(huì)穿插其中。課程列表>>

介紹了ALTERA的FPGA開發(fā)時(shí)利用TCL建立、編譯QuartusII 工程等內(nèi)容。介紹了多種“執(zhí)行”TCL文件的方法，在此基礎(chǔ)上提出一種相對(duì)“自動(dòng)化”的方式，即利用批處理自動(dòng)執(zhí)行腳本完成Quartus II工程的建立、編譯流程。課程列表>>

本課程將幫助大家理解JTAG接口以及怎樣使用MegaWizard插件管理器來(lái)實(shí)例化虛擬（Virtual）JTAG接口；理解JTAG中的掃描移位，且這種掃描移位在VJI中同樣得到支持；了解內(nèi)嵌調(diào)試應(yīng)用中的那些場(chǎng)合比較適合使用虛擬JTAG；了解如何創(chuàng)建VJI，并學(xué)習(xí)如何在HDL中實(shí)例化。課程列表>>

本課程詳細(xì)介紹了Xilinx新一代開發(fā)平臺(tái)Vivado的使用方法，分為兩大部分：入門篇和提高篇；涵蓋四大主題：設(shè)計(jì)流程，時(shí)序約束（XDC），設(shè)計(jì)分析和Tcl腳本的使用；附帶多個(gè)工程Demo。把Vivado “IP Centric”的設(shè)計(jì)理念貫穿其中，通過Demo顯示了Vivado的強(qiáng)大功能和與ISE的不同之處。課程列表>>