為因應(yīng)目前越來越復(fù)雜的多晶片封裝設(shè)計，Mentor Graphics 宣布推出 Xpedition Package Integrator 流程，它采用一種獨(dú)特的虛擬晶片模型概念，能支援IC、封裝到印刷電路板(PCB)協(xié)同設(shè)計與最佳化；該公司表示，當(dāng)一款新裝置仍在初期行銷研究階段，用戶能透過新解決方案的支援，使用最少的來源資料規(guī)劃、裝配并最佳化復(fù)雜的系統(tǒng)，實(shí)現(xiàn)更快速的產(chǎn)品原型制作、縮短產(chǎn)品制造流程。
Mentor Graphics 系統(tǒng)設(shè)計部門方法學(xué)架構(gòu)師John Park表示，物聯(lián)網(wǎng)時代來臨以及封裝技術(shù)的演進(jìn)，驅(qū)動了市場對新設(shè)計方法的需求；例如系統(tǒng)級封裝(SiP)、采用矽穿孔(TSV)技術(shù)的3D IC堆疊，會讓晶圓廠與封測業(yè)者(OSAT)之間的界線越來越模糊──晶圓廠會需要有了解封裝技術(shù)的專家，OSAT則需要了解IC布線的專家──因此兩方都需要新的支援工具。
Xpedition Package Integrator方案可確保 IC、封裝和 PCB 相互最佳化，有效減少層數(shù)、最佳化互連路徑，以及精簡/自動化對設(shè)計流程的控制，降低封裝基板和 PCB 成本。該方案根據(jù)使用者規(guī)則定義、基于“智慧接腳(intelligent pin)”概念，提供了號稱業(yè)界第一個用于BGA 球圖(ball map)規(guī)劃和最佳化的正式流程。
此外Xpedition Package Integrator還采用一個突破性的多模連結(jié)性管理系統(tǒng)──結(jié)合硬體描述語言(HDL)、試算表和原理圖──可提供跨域接腳配對和系統(tǒng)級跨域邏輯驗(yàn)證。該解決方案還支援在單視圖中實(shí)現(xiàn)跨域互連視覺化，提供功能強(qiáng)大、全面且直觀易用的多模實(shí)體 Layout 工具，可為 PCB、MCM、SiP、RF、Hybrid和 BGA 設(shè)計提供業(yè)界領(lǐng)先的布線技術(shù)，其資料庫開發(fā)完全自動化。
Xpedition Package Integrator 流程充分利用了其他 Mentor Graphics 工具，例如HyperLynx訊號和電源完整性產(chǎn)品、FloTHERM 計算流體動力學(xué)(CFD)熱建模工具，以及Valor NPI基板制造檢查工具。Mentor Graphics 已經(jīng)與五家公司合作試用此流程方案，其中包括系統(tǒng)開發(fā)商與晶片設(shè)計業(yè)者；Park指出，此流程解決方案不會擾亂原有的設(shè)計流程，用戶能立即轉(zhuǎn)換使用，且其工具介面設(shè)計注重易用性，工程師能輕松上手。
Xpedition Package Integrator打破了電子系統(tǒng)不同設(shè)計層級之間的界線