2016年4月21日，中國北京 - All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出Vivado? Design Suite2016.1 的 HLx版本。該全新套件新增了 SmartConnect技術(shù)支持，能為UltraScale?和UltraScale+產(chǎn)品組合帶來前所未有的高性能。Vivado Design Suite2016.1版本包含SmartConnect技術(shù)擴(kuò)展，可解決高性能數(shù)百萬系統(tǒng)邏輯單元設(shè)計(jì)中的系統(tǒng)互聯(lián)瓶頸，從而讓UltraScale和UltraScale+器件組合在實(shí)現(xiàn)高利用率的同時(shí),還能將性能進(jìn)一步提升20%-30%。
賽靈思UltraScale+ 產(chǎn)品組合是業(yè)界唯一一款基于FinFET的可編程技術(shù)。其包括Zynq?、Kintex?和Virtex?UltraScale+器件，相對于28nm 產(chǎn)品而言,性能功耗比提升2-5倍，能支持5G無線、軟件定義網(wǎng)絡(luò)和下一代高級駕駛員輔助系統(tǒng)等市場領(lǐng)先應(yīng)用。
賽靈思SmartConnect技術(shù)包括系統(tǒng)互聯(lián)IP以及UltraScale+ 芯片技術(shù)創(chuàng)新所帶來的最新優(yōu)化：
·AXI SmartConnect IP：賽靈思的新型系統(tǒng)連接生成器將外設(shè)與用戶設(shè)計(jì)整合在一起。SmartConnect創(chuàng)建的定制互聯(lián)功能能最好地滿足用戶的系統(tǒng)性能要求，從而能以更少的占用面積和功耗實(shí)現(xiàn)更高的系統(tǒng)吞吐量?，F(xiàn)在,用戶可通過Vivado Design Suite2016.1版本中的Vivado IP Integrator 搶先體驗(yàn)。
·借用時(shí)間和有用的歪斜優(yōu)化：這些優(yōu)化技術(shù)得到新型UltraScale+精細(xì)時(shí)鐘延遲插入功能的支持。這些全自動(dòng)化功能通過將時(shí)序裕量從設(shè)計(jì)的高速路徑轉(zhuǎn)移到關(guān)鍵路徑上，能夠緩解大的線路延遲，并讓設(shè)計(jì)運(yùn)行在更高時(shí)鐘頻率上。
·流水線分析與重定時(shí)：這些方法通過在設(shè)計(jì)中增加額外的流水線級，并運(yùn)用自動(dòng)寄存器重定時(shí)優(yōu)化技術(shù)，讓設(shè)計(jì)人員能夠進(jìn)一步提高性能。