2017年5月4日，中國上海——楷登電子（美國Cadence公司，NASDAQ: CDNS）今日正式公布業界首款獨立完整的神經網絡DSP —Cadence? Tensilica? Vision C5 DSP，面向對神經網絡計算能力有極高要求的視覺設備、雷達／光學雷達和融合傳感器等應用量身優化。針對車載、監控安防、無人機和移動/可穿戴設備應用，Vision C5 DSP 1TMAC/s的計算能力完全能夠勝任所有神經網絡的計算任務。如需了解更多內容。
新聞要點：
完整獨立的DSP核心，全面支持各級神經網絡層
芯片面積不到1mm2，計算速度可達每秒1 TeraMAC （TMAC）
通用的可編程解決方案，為未來而生，滿足不斷演進的技術需求
為視覺設備、雷達／光學雷達和融合傳感器應用度身優化
隨著神經網絡應用的日益深入和復雜，對計算的要求也與日俱增；同時，神經網絡的自身架構在不斷更新換代，新網絡、新應用和新市場也層出不窮。上述趨勢之下，業界亟需一款針對嵌入式系統量身定制的高性能、通用型神經網絡解決方案，不僅應該具備極低的功耗，還應擁有高度的可編程能力，以適應未來變化，降低風險。
神經網絡DSP vs. 神經網絡加速器
基于攝像頭的視覺系統在汽車、無人機和安防領域最為常見，這種架構需要兩種最基礎的視覺優化計算模式。首先，利用傳統視覺算法對攝像頭捕捉到的照片或圖像進行增強；其次，使用基于神經網絡的認知算法對物體進行檢測和識別。現有的神經網絡加速器解決方案皆依賴與圖像DSP連接的硬件加速器；神經網絡代碼被分為兩部分，一部分網絡層運行在DSP上，卷積層則運行在硬件加速器上。這種架構不但效率低下，且耗能較高。
Vision C5 DSP是專門針對神經網絡進行了特定優化的DSP，可以實現全神經網絡層的計算加速（卷積層、全連接層、池化層和歸一化層），而不僅僅是卷積層的加速。因此，主視覺／圖像DSP能力得以釋放，獨立運行圖像增強應用，Vision C5 DSP則負責執行神經網絡任務。通過移除神經網絡DSP和主視覺／圖像DSP之間的冗余數據傳輸，Vision C5 DSP的功耗遠低于現有的神經網絡加速器。同時，Vision C5 DSP還提供針對神經網絡的單核編程模型。
“我們的很多客戶都在糾結如何選擇理想的神經網絡平臺，畢竟一款產品的開發可能耗時數年，”Cadence公司Tensilica事業部市場高級總監Steve Roddy表示。“隨時在線（always-on）嵌入式系統的神經網絡處理器不僅需要低功耗和較快的圖像處理速度，靈活性和永不過時（future-proof）的前瞻性也必不可少。目前的平臺都不夠理想，客戶亟需一個全新的解決方案。Vision C5 DSP通用型神經網絡DSP應運而生，它集成方便、使用靈活，功耗能效較CNN加速器、GPU和CPU也更為出色。”
“現實世界中的深度學習應用數量龐大，種類繁多，對計算的要求非常苛刻，”嵌入視覺聯盟（Embedded Vision Alliance）創始人Jeff Bier表示。“Vision C5 DSP作為神經網絡專用編程處理器，可以幫助我們在低成本、低功耗設備上應用深度學習技術。”
Vision C5 DSP的參數與性能
依托獨立引擎，Vision C5 DSP具備領先的神經網絡性能：
· 不到1mm2的芯片面積可以實現1TMAC／秒的計算能力（吞吐量較Vision P6 DSP提高4倍），為深度學習內核提供極高的計算吞吐量
· 1024 8-bit MAC或512 16-bit MAC 確保8-bit 和16-bit精度的出色性能
· 128路8-bit SIMD或64路16-bit SIMD的VLIW SIMD架構
· 專為多核設計打造，以極少的資源代價獲得NxTMAC的處理能力
· 內置iDMA和AXI4總線接口
· 使用與Vision P5和P6 DSP一致的經驗證軟件工具包
· 基于業界知名的AlexNet CNN Benchmark，Vision C5 DSP的計算速度較業界的GPU最快提高6倍；Inception V3 CNN benchmark，有9倍的性能提升。
Vision C5 DSP是一款靈活前瞻的永不過時（future-proof）解決方案，支持各類內核尺寸、深度和輸入規格。Vision C5 DSP采用多項系數壓縮／解壓技術，支持未來添加的新計算層。與之相反，CNN硬件加速器由于程序重編能力有限，擴展能力較差。
Vision C5 DSP搭載Cadence神經網絡Mapping工具鏈，可將Caffe和TensorFlow等映射為在Vision C5 DSP上高度優化過的可執行代碼，充分發揮手動優化神經網絡庫的豐富功能。
卷積神經網絡示意圖