無論是基站還是接入設備，越來越高的通信速率以及越來越大的系統需求，使得背板的總線越來越寬，背板的設計越來越復雜。因此，采用新的技術來實現這樣復雜的系統，就成了必然的趨勢。本文就采用LVDS(低電壓差分信號)技術來設計通信系統的復雜背板進行了探討。

一、LVDS技術特性

    LVDS技術（LVDS代表低電壓差分信號），是用非常低的電壓擺幅（約350mv），在兩條PCB走線或一對平衡電纜上，通過差分方式傳輸數據的方法；允許信號通道數據以每秒數百兆甚至數千兆位的速率傳輸；低擺幅和電流模式驅動輸出，產生很低的噪聲，且功耗非常低。

    因為差分技術可以減少噪聲的影響，就能用低的信號電壓擺幅。低擺幅驅動的特性意謂著數據能被非?？斓霓D換，而且功耗也非常?。s1.2mw）。因此，LVDS較容易應用于低電壓通信系統，如3.3V甚至2.5V，從而保持同樣的信號電平和性能。LVDS也易于匹配終端。無論LVDS傳輸介質是電纜還是PCB走線，傳輸介質必須與終端匹配，否則電纜或布線上的信號會反射，干擾后續信號；適當的終端匹配就減少了不希望的電磁輻射，從而提供最佳的信號質量。為了防止反射，LVDS需要一個終端電阻接在電纜或PCB布線上，通常用100歐姆電阻跨在差分信號線上。

    LVDS器件是用CMOS工藝實現的，這樣就能提供低的靜態功耗。除了負載上的功耗和靜態Icc電流外,LVDS還通過其電流模式驅動設計降低系統功耗。這個設計極大地減低了Icc的頻率成份影響。然而，TTL/CMOS收發器的動態功耗對于頻率呈指數上升。

二、LVDS四種典型結構

    1.點到點結構。LVDS發送和接收常采用點到點結構，以用于在背板上兩點間固定方向信號的傳輸。
 
    2.點到多點結構（見圖1）。這種廣播式結構連接多個接收端到一個發送端。常用于背板數據分配。其數據率從DC到數百兆bps，而且能傳到幾十米遠的距離。在沒有中心交換卡或交換芯片情況下，這種總線結構可以向接收器方向逐級延伸，這種延伸的結果將導致背板上的互連減少（連接器腳數減少，背板上PCB布線條數更少），甚至在許多應用場合，PCB板的層數可以減少。（見圖2）。

3．多點到多點結構。這種多點互連總線使點與點之間互連降至最少（PCB布線路徑和連接器腳數），同時提供雙向、半雙工通信能力。對于這種結構而言，同一時間只能有一個發送器在工作，因而發送的優先權以及總線仲裁協議，都需要依據不同的應用場合、選用不同的軟件協議和硬件方案。
4 矩陣開關結構用?？ㄔ谛枰浅８叩男盘柦粨Q的背板應用系統中，矩陣開關結構總線常被采用。通過矩陣開關的控制，在同一時間可以有多個發送器工作，從而完成全雙工通信。

三、常用LVDS產品

    1、總線LVDS。在一些大的數據通信和電信系統中，構造一個非常大的高速的背板是必需的。通常，背板的大小尺寸和其最大速度是相反的關系。換言之，如果將背板做得太大，這些重負載將嚴重妨礙背板的速度，而且使功耗及噪聲成為大問題。因此，在這方面使用LVDS技術是最理想的解決方法。

    總線LVDS是LVDS線路發送和接收器系列的擴展，它們被特殊地設計為背板上多點通信的應用場合，這時總線兩端都終接電阻。它們也被用于重負載的背板上，那里的等效阻抗低于100歐姆。這時，發送器會有一個30～50歐姆范圍的負載?？偩€LVDS發送器提供約10mA的輸出電流，因而它們提供LVDS擺幅于更重的終端負載上。它能夠高速驅動點到多點結構和多點互連結構總線，舉例如下：

    · 多點互連結構FR4背板，20塊卡作為負載插入總線，傳輸速度為155Mbps。

    · 多點互連結構FR4背板，10塊卡作為負載插入總線，傳輸速度為400Mbps。

    · 運用總線LVDS時鐘緩沖器，可以得到極好的66MHz時鐘信號。

    · 對于點到點的連接，傳輸速度可達到800Mbps。

    2、串行/解串器。它們吸收了LVDS的優點（高速及低功耗、低噪聲、低成本）及其串行化更加減小了電纜、連接器及PCB的尺寸及成本。它對于高速數據總線的擴充是非常理想的解決方案，不需要任何協議來支持。

四、LVDS背板設計技巧

    PCB板布線總的原則：阻抗匹配是非常重要的，差分阻抗的不匹配會產生反射，這就會減弱信號而且也會增加共模噪聲。線路上的共模噪聲將產生EMI。要盡量在信號離開IC后控制差分阻抗的走線，盡力保持尾端在＜12mm的范圍。另外，布線要避免90度轉彎，要用45度轉彎、圓角或斜角PCB走線，在每個芯片上用旁路電容，且要保證每路電源或地線寬而短，并且用許多過孔來使到電源板的電感最小。

五、LVDS背板設計建議

    1．PCB板的設計

    a）最少用4層PCB板，即LVDS信號、地、電源、TTL信號。背板高速系統的設計通常將Vcc和地線用專門的層。電源線和地線之間的窄帶空間也是極好的高頻旁路電容。

    b）將陡的CMOS/TTL信號與LVDS信號隔離，否則這些含有噪聲的單端CMOS/TLL信號會交叉耦合到LVDS線上，最好將TLL和LVDS信號放在不同的層上，并用電源和地層隔開。

    c）保持發送器和接收器盡可能靠近接插件（LVDS端口側）。這有助于保證板上噪聲不會被帶到差分線上，而且避免電路板及電纜線間的交叉EMI干擾。

    d）旁路每個LVDS器件，并用分布式散裝電容和表貼電容放在靠近電源和地線引腳處時工作狀態最好。供電：在電源和地間放一個4.7μF 35V鉭電容時工作狀態最好。鉭電容的額定電壓較關鍵，不應低于5倍Vcc。有些電解電容也工作得較好。Vcc引腳：如果可能的話，用一個或兩個并聯多層陶瓷表貼電容（0.1μF及0.01μF），放在每個Vcc引腳和地線之間，最好盡量靠近Vcc引腳使寄生效應最小。

    e）電源和地線應用較寬的線。

    2．背板上差分布線的設計

    a)所布的差分線對一離開IC就盡早盡可能靠近在一起走線，這有助于消除反射并保證噪聲是以共模方式耦合。事實上，我們看到相距1mm的差分信號輻射的噪聲遠遠低于3mm布線。

    b)在一對布線之間匹配其長度。

    c)對于差分布線不要只依賴于自動布線功能。仔細地檢查尺寸用以匹配走線長度并且確保各組差分線之間隔離。

    d) 使線上過孔的數量最少。

    e) 避免90度轉彎，（以防止造成阻抗不連續），用孤線或45度斜線代替。

    f)在一對走線內，兩條線之間距離要盡量小，以保持接收器的共模抑制。

    3．終端負載的問題

    a)用一個終端電阻匹配傳輸線上的差分阻抗。在點到點的電纜應用中應在90歐姆到130歐姆之間。電流模式的輸出需要用終端電阻來產生適當的差分電壓。

    b) 在接收端的盡頭的線對上跨接一個電阻。

    c)表貼電阻最好。PCB短線、元件引腳、以及從終端電阻到接收器的輸入端的距離應最短。終端電阻到接收器輸入端的距離應小于7mm（最大12mm）。

    d)電阻誤差要用1％或2％的。從反射的觀點來看，一個10％阻抗的不匹配電阻會引起5％的反射。電阻越接近匹配越好。

    4．空閑引腳的處理

    LVDS輸入：讓空閑LVDS接收器輸入端開路（懸空），因其內部防錯電路將鎖定輸出為高態。這些接收器輸入端的空腳不應連到象電纜或長的PCB走線等噪聲源上，使其在引腳附近懸空。LVDS接收器是高速、高增益器件，如果拾取差分信號將導致接收器動作。這將在輸出端產生錯誤傳輸而且會增加功耗。

    LVDS及TTL輸出：讓有空LVDS及TTL輸出端開路（懸空）以節省功耗。不要將它們連到地線上。
TTL輸入：連接無用的TTL發送/驅動輸入、控制/使能信號，到電源或地或某種可能保持開路的狀況。有些器件提供內部下拉（或上拉）器件來偏置其引腳。最好參考數據手冊以獲得器件特性的信息。這類信息通常包含在引腳描述表中。

    5．背板所用電纜的選擇

    盡量使用平衡電纜，如雙絞線、雙芯電纜，或者緊密耦合的差分布線電路。LVDS可以使用廣泛的多種介質。在有些非常短（<0.3m）的應用中，帶狀電纜或柔性電路也可以用。在籠到籠的背板間的應用中，雙絞線或雙芯電纜由于其穩定性、屏蔽性及平衡性是更好的選擇。

    6．接插件的選擇

    背板上一般的應用是使用標準連接器——有差分信號、電源、地和單端信號引腳，圖3就是一種含有差分和單端信號的連接器。

    在單連接頭的連接器上，差分信號通常連接在一行中靠近的兩個連接腳上最好， 因它們使傳輸線長度一致。一行中連接器腳長度越短，提供的傳輸線性能越好。地信號腳主要用于隔離大擺幅信號（TTL）和小擺幅信號（LVDS）。

    總之，在進行系統設計之前，以下幾點應該優先得到考慮：

    1） 系統設計必須優先考慮電源和地在系統中的分布；

    2） 第二步就是考慮傳輸線的結構及其布局布線；

    3） 完成余下的數字部分設計；

    4） 經常觀察和修改整個布局。
在背板多點互連應用中，總線LVDS的終端匹配非常簡單，只需把一個表面貼裝的電阻跨接在一對傳輸線上即可。這個匹配電阻的阻值應當等于或略大于相關傳輸線對的差分阻抗。匹配電阻放置在背板上總線的兩端。

    結論：在通信系統背板的設計中，采用LVDS技術，適當掌握一些設計技巧，我們就可以使復雜的系統有很高的可靠性、高數據率、低噪聲及低成本。