系統(tǒng)級芯片功能的實現(xiàn)基于軟件，其復雜性與日俱增，所以通常一個公司在設計資源的配置上，軟件部分的投入都要大于硬件。SoC設計規(guī)模的不斷升級使得軟件驗證越來越困難，一旦硬件設計定型，軟件也無法改變，如果在設計時不能做好軟/硬件協(xié)同設計和驗證，其風險巨大。
選擇合適的驗證方法
Synopsys公司銷售總監(jiān)Lawrence A. Vivolo表示，由于缺乏各種可負擔的、而且隨時可用的基于硬件的驗證解決方案，設計師們往往只能在設計周期的后期才開始軟/硬件協(xié)同驗證和系統(tǒng)級確認，但是在最后時刻增加的系統(tǒng)級硬件和軟件錯誤通常造成項目的延遲。“15年前做系統(tǒng)芯片設計是先設計好硬件再著手軟件設計，但現(xiàn)在已經(jīng)是軟硬件協(xié)同設計，而軟件設計的步伐越來越跟不上硬件設計的發(fā)展，因為隨著芯片設計規(guī)模的增加，軟件的調(diào)試難度越來越大，”Vivolo說。
為了克服上述問題，必須進行協(xié)同仿真驗證，但選擇合適的工具才能真正提高驗證效率。Vivolo先生認為，不同的仿真方式在頻率速度和支持的設計容量上都有所不同。Sim仿真的速度較小，為1Hz～100Hz，ICE（內(nèi)電路仿真器）通常為2.5MHz或5MHz～10MHz，支持2M Gate，而Proto的速度就高很多，可以達到25～75MHz,其I/O口速度可以達到200MHz,并且能夠支持50M Gate的設計規(guī)模。“ICE更多用于硬件調(diào)試和糾錯，但在一些高速設計中，比如WiFi、HDTV、以太網(wǎng)等，ICE會用space buffer的方式來提速，不過效果并不太好，并且ICE的成本很高，”Vivolo說，“Proto基于FPGA，不僅速度高，而且其軟件驗證成本較低，非常適用與軟硬件系統(tǒng)級調(diào)試。”
HAPS-60特性：高容量、快速和完整IP
HAPS是一個模塊化的電路板系統(tǒng)，由現(xiàn)成主板和現(xiàn)成的或客戶訂制的子板組成，通過采用多種不同的堆疊方式來適應和支持多種設計風格和要求。HAPS系統(tǒng)獨特的模塊化允許相同的主板能夠在多個項目或配置上重復使用，只需簡單地增加或更換子板或子系統(tǒng)。Synopsys推出的最新一款快速原型系統(tǒng)HAPS-60系列可降低復雜SoC設計和驗證挑戰(zhàn)，是Confirma Rapid Prototyping Platform快速原型平臺的一部分。它采用運行在實際速度的、真實的接口，可確保早期的軟/硬件的協(xié)同驗證和以接近實時的、實際運行速率實現(xiàn)系統(tǒng)級集成。
HAPS-60系列所提供的獨有的功能和特性組合，可確保在設計周期的更早階段開始軟件開發(fā)和系統(tǒng)級驗證。同HAPS-50相比，HAPS-60系列采用了Xilinx最新的Virtex-6器件，其容量提升了2倍，速度增加了30%，其高達200MHz的時鐘頻率可支持要求實時接口的各種應用，如視頻、蜂窩數(shù)據(jù)和實時網(wǎng)絡流量。并且集成了更多的預先測試過的IP和先進的驗證功能于一身，提供了市場上最全面的原型系統(tǒng)。HAPS-60還包含其它解決方案所沒有的各種性能增強技術，這確保了全系統(tǒng)集成和現(xiàn)實環(huán)境中所有硬件和軟件的檢測。軟件開發(fā)者通過在接近實時和系統(tǒng)級環(huán)境中編寫、執(zhí)行和調(diào)試代碼，從而確保在芯片問世前就能盡早發(fā)現(xiàn)和消除硬件和軟件中的錯誤。
Vivolo表示，結(jié)合HAPS的靈活架構(gòu)以及獨有的高容量分區(qū)軟件（可滿足FPGA和ASIC日益增加的設計容量）和全新自動化高速時分復用（HSTDM，它能將驗證平臺的帶寬速度提高25%并相當于在不改變引腳數(shù)量基礎上將I/O口數(shù)量提升7倍）技術，HAPS-60系列能夠?qū)崿F(xiàn)比其它各種原型系統(tǒng)更高的容量。這種容量優(yōu)勢使設計團隊能夠為各種非常大的片上系統(tǒng)芯片建立原型。單獨的一塊HAPS電路板（HAPS-64）能夠支持1800萬ASIC門的各種設計，而且還可將多個電路板連接在一起，從而實現(xiàn)更高的容量，這一特性能也夠保證以前的投資不會浪費。
Vivolo強調(diào)，HAPS-60包含了很多DesignWareIP核, 諸如超高速SuperSpeed USB3.0、PCIe和HDMI等,這些IP已經(jīng)在HAPS系統(tǒng)上經(jīng)過預先測試 ,設計師們在從事系統(tǒng)級硬件和軟件原型驗證過程中,可以采用這些相同的并已經(jīng)驗證過的SoC產(chǎn)品級RTL。從原型到生產(chǎn)采用相同的RTL可縮短項目進度和降低風險。“有了預先測試過的DesignWare IP，采用HAPS系統(tǒng)的項目負責人就能夠?qū)⑺麄兊墓こ藤Y源集中到產(chǎn)品差異化和系統(tǒng)確認，而不是對其原型的IP部分進行驗證。”
另外，HAPS-60驗證平臺基于Synopsys的高性能通用多源總線（UMRBus）技術，新的驗證模式包括了通過標準PLI接口和SCE-MI 2.0事務級接口與Synopsys VCSTM、Innovator產(chǎn)品、C/C++程序和其它事件驅(qū)動仿真器之間的協(xié)同仿真。“與經(jīng)驗證過的 Confirma軟件套件結(jié)合在一起，HAPS-60系列提供了成本和上市時間優(yōu)勢，”Vivolo最后說道，“我們的客戶反映，無論是傳統(tǒng)的、單獨基于硬件的驗證模式或客戶訂制化的原型板都可能需要幾個月時間才能完成驗證，而現(xiàn)在只需幾天。”