??? 為了便于應用,將PCI接口模塊與大容量存儲器結合,設計了一塊能在Windows2000下以16MB/s的速率連續(xù)輸出" title="連續(xù)輸出">連續(xù)輸出數(shù)據(jù)的PCI卡PCF1536。
1 PCF1536的工作原理
??? PCI卡PCF1536是一個帶有1536KB FIFO的通用PCI卡;在Windows2000操作系統(tǒng)下,它能以16MB/s的速度連續(xù)輸出數(shù)據(jù)。圖2是PCF1536的結構框圖,整個PCF1536包括PCI接口、大容量FIFO存儲器和驅(qū)動器三個模塊。

?

1.1 PCI接口模塊
??? PCI接口模塊由PCI9052和配置EEPROM 93LC46組成。PCI9052是PLX技術公司的產(chǎn)品,兼容于PCI協(xié)議(2.1版);它可作為PCI總線的從設備,支持32位數(shù)據(jù)突發(fā)傳輸。圖3是PCI9052與PCI金手指和存儲器模塊的連接示意圖。

?

??? PCI9052與存儲器有三種連接方式:數(shù)據(jù)地址復用、數(shù)據(jù)地址非復用和ISA方式^[1]。在PCF1536中,PCI9052采用數(shù)據(jù)地址非復用方式連接FIFO存儲器。其時序參見文獻[1]。PCI9052與FIFO的連接信號中,表示一次突發(fā)傳輸?shù)拈_始,表示一次突發(fā)傳輸?shù)慕Y束,LAD[0:31]為32位數(shù)據(jù),LBE[0:3]為字節(jié)有效信號。緩存后的時鐘輸出信號BCLKO經(jīng)74LS00送回PCI9052,同時也送到FIFO。FIFO半滿時發(fā)出的中斷信號通過LINTI1進入PCI9052,再通過INTA發(fā)送給CPU。由于FIFO的寫入不需要地址,因此PCI9052與FIFO之間沒有地址連接。
1.2 存儲器模塊
1.2.1 存儲器組織
??? 存儲器模塊由CPLD器件EPM7128SQC100和四片F(xiàn)IFO器件AL422B組成。AL422B是AVERLOGIC公司的產(chǎn)品,每片AL422B包含384K×8位DRAM,主要應用于視頻輸出。在現(xiàn)有的FIFO存儲器中,AL422B具有最低的價格/存儲位比。這是PCF1536選擇使用AL422B的主要原因。AL422B的結構框圖如圖4所示。它能完成初始化、復位、寫和讀等四種操作^[2]。初始化操作發(fā)生在上電后0.1ms內(nèi),然后可以開始正常操作。復位操作中,則輸入數(shù)據(jù)地址設置為0且清空輸入緩存;則數(shù)據(jù)輸出地址設置為0且將數(shù)據(jù)預取到輸出緩存。完成寫操作,在WCK上升沿將DI7～DI0寫入寫數(shù)據(jù)寄存器;

?

??? 四片AL422B通過位擴展成384K×32位的FIFO存儲器,如圖5所示。

?

1.2.2 存儲器控制器
??? AL422B雖然有不同的數(shù)據(jù)輸入和輸出端口,但與通用FIFO存儲器不同,它并不提供半滿信號、數(shù)據(jù)有效信號等。因此AL422B不是完全意義上的FIFO存儲器^[2]。在PCF1536上,使用一片可編程邏輯設備EPM7128作為FIFO控制器,全面控制AL422B的功能。從圖2和圖5可以看出,EPM7128為FIFO提供RCK、DI[0:31]、當FIFO半滿時提供半滿信號HF;另外EPM7128為外設提供正負數(shù)據(jù)有效信號、4MHz和8MHz的時鐘信號等,供外設靈活使用。圖6是用VHDL語言對EPM7128編程而成的FIFO控制器。該控制器由JTAG模塊、寫模塊、讀模塊和控制模塊組成。計算機通過JTAG接口對EPM7128現(xiàn)場編程。當PCI9052的數(shù)據(jù)準備好后,寫模塊按LCLK時鐘將數(shù)據(jù)讀入,接著按WCK時鐘將數(shù)據(jù)寫入AL422B。在FIFO控制器的控制下,整個384K×32位的FIFO存儲器被分為A、B兩部分。當數(shù)據(jù)從A部分讀出時,PCI9052將數(shù)據(jù)寫入B部分;反之,當數(shù)據(jù)從B部分讀出時,PCI9052將數(shù)據(jù)寫入A部分。數(shù)據(jù)讀出的速率為16MB/s。當A?穴或B?雪部分數(shù)據(jù)讀完后,FIFO控制器接著從B(或A)部分讀數(shù),并通過中斷通知CPU向A(或B)部分寫入數(shù)據(jù)。如此循環(huán)往復。

?

1.2.3 最大允許中斷延遲
??? 要保證PCF1536輸出連續(xù)數(shù)據(jù),就必須保證FIFO不會被讀空。FIFO輸出數(shù)據(jù)的同時,PC機必須及時補充數(shù)據(jù)。從上可知,整個FIFO存儲器被分成A、B兩部分,每部分容量均為192K×32位。下面分析當數(shù)據(jù)從存儲器B部分讀取、向存儲器A部分寫入時,讀寫FIFO存儲器的時間關系,如圖7所示。

?

??? 假定PC機的中斷延遲時間為T_{INT_LAT},PC機寫滿存儲器A部分所用時間為T_PCI,剩余時間為T_REM;讀完存儲器B部分所用時間為T_OUT。如PCF1536輸出連續(xù)數(shù)據(jù)流,剩余時間T_REM必須大于等于0。
???

??? 讀完存儲器B部分所用時間:
???

??? 通過以上計算,在Windows2000操作系統(tǒng)的最大中斷延遲不大于41.2ms的情況下,PCF1536能以16MB/s的傳輸率連續(xù)輸出數(shù)據(jù)。
??? 中斷延遲決定了硬件產(chǎn)生的中斷并得到PC機正確響應的最高頻率。實際上,根據(jù)各種資料分析^[3],雖然Windows2000操作系統(tǒng)的中斷延遲會隨著應用條件不同而差異很大;但可以肯定的是,其中斷延遲遠遠小于41.2ms。
1.3 驅(qū)動器模塊
??? 驅(qū)動器模塊由七個74LS245構成。每個74LS245能為8位數(shù)據(jù)(信號)提供驅(qū)動,其中四個74LS245用作32位數(shù)據(jù)線的驅(qū)動器,另外三個用作控制信號的驅(qū)動。
??? 每個74LS245的輸出分別連接到16腳的插座。16腳插座中的8個腳接信號線,另外8個腳接地線,以提高輸出信號的抗干擾能力。采用這種輸出方式,PCF1536與外設之間可以用4m的排線連接而不會受明顯干擾。
2 測試過程及測試結果
??? 圖8是PCF1536卡的測試系統(tǒng)" title="測試系統(tǒng)">測試系統(tǒng)。計算機重復發(fā)送如下數(shù)據(jù):0x20002000、0x32CF32CF、0x3E6F3E6F、0x3E6F3E6F、0x32CF32CF、0x20002000、0x0D300D30、0x01900190、0x019-00190、0x0D300D30。以上10個數(shù)據(jù)實際上是對一個正弦波的10個均勻采樣值。用示波器監(jiān)視D/A轉(zhuǎn)換器的輸出。

?