運放的輸出短路的保護方法很簡單，只要用一個小電阻R串接于運放的輸出端，如圖所示，就能防止輸出短路失效。如果這個電阻接到反饋環路內，如圖中虛線所示，除輸出電壓明顯下降外(負載為2kΩ時，圖中數值情況下，Vo可下降10％)，對電路的其他性能無任何影響。 這種電路還有一個優點，對于外接容性負載，電路也非常穩定。因為，即使集成運放內部已加限流電阻，也應在運放輸出端外接一個小電阻。
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2
