如圖所示為由LF198與LM122H構(gòu)成的乘積檢波器的部分電路。同步時鐘輸入到兩個LM122H組成的級聯(lián)定時器電路，將同步時鐘轉(zhuǎn)換為所需寬度的脈沖(圖中為10μs)，加到LF198的“LOGIC”端(8腳)作為采樣保持控制信號。信號輸入LF198的3腳。輸入信號包含大量幅度高于有用信號的噪聲成分，經(jīng)過檢波器后，輸出信號巾的噪聲被濾除，輸出的是純凈的信號。R3的取值應(yīng)使6腳電壓為0～3V。
如圖所示為由LF198與LM122H構(gòu)成的乘積檢波器的部分電路。同步時鐘輸入到兩個LM122H組成的級聯(lián)定時器電路，將同步時鐘轉(zhuǎn)換為所需寬度的脈沖(圖中為10μs)，加到LF198的“LOGIC”端(8腳)作為采樣保持控制信號。信號輸入LF198的3腳。輸入信號包含大量幅度高于有用信號的噪聲成分，經(jīng)過檢波器后，輸出信號巾的噪聲被濾除，輸出的是純凈的信號。R3的取值應(yīng)使6腳電壓為0～3V。
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2
