| 基于Xilinx PCIe Core的DMA設(shè)計(jì).part2 | |
| 所屬分類：源代碼 | |
| 上傳者：store | |
| 文檔大小：517 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介紹了一種基于Xilinx Endpoint Block Plus PCIe IP Core，由板卡主動(dòng)發(fā)起的DMA設(shè)計(jì)。該設(shè)計(jì)利用通過LocalLink接口，所以方便的兼容支持Xilinx PCIe硬核的器件，例如Virtex5,Virtex6，Spartan6，并且實(shí)際在ML555和ML605開發(fā)板上實(shí)際測試通過。此外，驅(qū)動(dòng)將板卡的控制封裝起來，提供用戶層簡單的讀寫接口，方便上層程序的開發(fā)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
相關(guān)資源
store 的最新分享
- CPLD紅導(dǎo)引頭信號(hào)采集PCI總線四元談探測仿真系統(tǒng)中實(shí)時(shí)信號(hào)傳輸與采集
- 基于FPGA技術(shù)的CATV核心網(wǎng)絡(luò)無阻塞ATM交換結(jié)構(gòu)
- SoC FPGA ARM Cortex-A9 MPCore 處理器高級(jí)信息摘要
- 發(fā)揮65nm半導(dǎo)體工藝的優(yōu)勢[Altera白皮書]
- 基于Xilinx PCIe Core的DMA設(shè)計(jì).part2
- 基于Xilinx PCIe Core的DMA設(shè)計(jì).part1
- 貴州大學(xué)第五屆智能汽車競賽技術(shù)報(bào)告
- MCF51JM128 總線時(shí)鐘具體配置實(shí)例，串口例程
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2