《電子技術應用》
您所在的位置:首頁 > 通信與網絡 > 設計應用 > 基于C8051F121視頻疊加系統的設計
基于C8051F121視頻疊加系統的設計
現代電子技術
羅 凌,賈正松
摘要: 針對數字視頻監控系統的終端顯示能實時、直觀地反映目標跟蹤情況,以C8051F121作為主控制芯片,提出一種用FPGA和高速數字信號處理器DSP相結合的視頻疊加系統,并對系統硬件電路設計、主要軟件流程進行了必要的說明。該系統采用了在線系統編程技術,使系統更具有靈活性,升級方便。
Abstract:
Key words :

0 引言
    目前,各種數字視頻監控系統在高速公路、電力、銀行等領域得到了廣泛應用。實時圖像跟蹤系統的應用也日益廣泛與深入,對它的終端視頻監視系統能實時、直觀地反映目標跟蹤情況提出更高的要求,因此它的顯示作用也變得尤為重要。數字視頻監控系統常常采用在屏顯示OSD(On Screen Display)技術來實現人機界面的交互。實際上,在屏顯示技術就是在視頻圖像上疊加文字,從而使顯示屏幕能夠為用戶提供更多的附加信息。
    隨著數字技術和單片機技術的高速發展,大規模可編程邏輯器件的普及,可設計用一片高性能單片機,利用現場可編程器件FPGA對采集的視頻數字圖像做預處理,完成時序控制邏輯,實現視頻、圖形、字符疊加,經融合后的視頻信號實時送給監視系統進行顯示。

1 系統硬件結構設計
   
實現系統功能的基本思路是:以單片機C8051F121作為主控制芯片,結合現場可編程門陣列FPGA、高速數字信號處理器DSP和其他輔助電路,構成視頻圖像與跟蹤處理系統。
1.1 硬件系統結構圖
   
硬件系統組成原理框圖如圖1所示,其主要功能模塊有視頻信號預處理模塊、高速模數變換模塊、FPGA數字處理模塊、數字圖像存儲器模塊、DSP數據分析處理模塊、數據通信接口模塊、同步和疊加顯示模塊。


    它的工作過程是:由攝像機輸出的視頻信號經嵌位、放大、濾波等預處理電路,再通過高速模/數轉換器轉換為8位數字信號輸出。同時同步機對輸入的視頻信號進行行、場同步分離,驅動地址發生器產生數字圖像數據的存儲地址,數字圖像數據在跟蹤窗口的范圍內依照地址產生器的地址按照順序存入圖像采集存儲器。
    系統的時序控制采用美國Xilinx公司的FPGA實現。閃存FLASH用作存放開機自舉的程序機器碼以及有關參數數據。SDRAM是容量為512K× 32 b×4 bank的同步動態存儲器,該存儲器可用作存儲以DMA方式從雙端口存儲器RAM傳輸過來的數字圖像數據。數字信號處理器DSP執行芯片內的程序存儲區的程序,對數字圖像數據進行處理,與主機進行數據通信等工作。由高速數字信號處理器DSP和數字圖像存儲器組成的圖像數據分析處理單元對目標信號做各種圖像數據分析處理,串口部分的作用是實現與主機的數據中轉傳輸。處理窗口電路的作用是根據處理窗口數據形成顯示窗口和采集窗口。顯示窗口送至視頻復合電路供顯示和指示跟蹤效果用;采集窗口為場采集窗口和行采集窗口,可用作選通或形成圖像數據的存儲地址。視頻混合電路的作用是將顯示窗口、十字線、字符和圖像信號疊加起來,供監視器顯示。
1.2 主要部分功能
1.2.1視頻預處理

    視頻預處理電路采用Maxim公司的一分四的視頻分配功率放大器MAX4138進行視頻信號的放大,以得到更清晰的信號來進行視頻處理和顯示。
1.2.2 視頻選擇開關
   
本系統中的多路選擇器件選用Maxim公司的4通道高速視頻多路復用器MAX441,它能根據不同的工作場合來選擇是紅外視頻還是電視視頻輸入。
1.2.3 同步分離模塊
   
本系統采用一款由National Semiconductor公司生產的專用視頻同步分離器LM1881,該器件能接收PAL制、NTSC制和SECAM制的全電視信號。輸出復合同步信號、垂直同步信號、奇偶場信號和色同步脈沖信號。
    本設計視頻輸入是PAL制的全電視信號,LM1881從標準的負同步PAL視頻信號中分離出有效的行/場同步信號等,并將其送入FPGA以產生系統的各級邏輯控制時序。
1.2.4 FPGA邏輯控制模塊
   
由于系統中各個芯片的功能相對獨立,要協調這些芯片的運作,就需要一片起控制邏輯作用的可編程芯片,為此,選用了Xilinx公司的SPARTAN-Ⅱ系列的XC2S50TQ144芯片,它不僅能滿足系統的控制要求,而且也可以為將來系統的功能擴展提供控制邏輯。
1.2.5 單片機
   
C8051F121是CYGNAL公司的一款高性能的單片機,該芯片具有高速、片內大容量存儲、豐富靈活的外設接口等特點。因此在本設計中采用它作為主控制芯片。
    在本設計中,將C8051F121的系統時鐘配置成80 MHz,因此峰值速度達到80 MIPS,視頻圖形的場頻為50 Hz,這樣對圖形存儲器的每場刷新時間是滿足的。
    C8051F121字符存儲采用“圖形方式”,用EPROM來存儲字符或圖形的點陣數據,其點陣形式由設計者自己決定,具有更大的靈活性。其基本工作原理如下:CPU從ROM字庫中取出要顯示字符的點陣數據,根據所設定的在屏幕上的顯示位置,送到顯示RAM的對應位置中去;然后由FPGA產生地址信號對顯示RAM進行掃描,將字符點陣信號并行讀出;最后經過并串變換電路轉化為串行碼輸出;再與視頻圖像信號疊加后送
監視器屏幕顯示。
    該設計具有顯示字符多、顯示編輯功能強、硬件電路簡化、軟件設計簡單、可靠性強、實用性好、價格適中等優點,是視頻漢字字符疊加的一種較好的選擇方案。
1.2.6 圖形緩沖模塊
   
由于所要疊加的圖形、漢字數據大概占20行,如按一行顯示40個字符,一個字符的容量為32個字節,因此容量需求為:40×32×20=25 KB,因此圖形存儲器選擇IDT公司的IDT70V08(64K×8 b)雙口RAM來存儲所要疊加的圖形、漢字數據。
    IDT70V08是IDT公司的一款高速低功耗64K×8 b的雙端口靜態RAM。提供兩個端口,允許獨立、異步地對存儲器的存儲單元進行讀寫。應用領域包括內部/多處理器設計,通信狀態緩沖和雙端口視頻/圖像存儲器。
1.2.7 視頻疊加電路
   
用于實現視頻與圖形、字符的疊加,并最終由視頻監視器顯示疊加結果。

2 系統軟件設計
   
單片機軟件是設計的核心部分。通過軟件實現的功能如圖2所示。其主程序流程圖如圖3所示。


3 結語
    由于在本設計中嵌入式高性能單片機和大規模現場可編程器件的靈活運用,采用了在線系統編程技術,使系統更具有靈活性,系統升級方便。不僅使得設計變得更加簡潔,硬件設計大為簡化,縮減了硬件開支,減小了設備體積,大大節約了成本,而且也提高了設備的可靠性。
    因此這一技術可廣泛應用于工業、商業、金融、交通、公安、軍事及住宅小區等社會生活的各個方面。

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 国产真实乱子伦精品视频| 日本三级不卡视频| 免费无码AV一区二区三区| 丁香六月久久久| 大胸小子bd在线观看| 久久av无码专区亚洲av桃花岛| 欧美性xxxx极品| 免费无遮挡无码视频在线观看| 高清国产av一区二区三区| 国语做受对白xxxxx在线| 中文国产成人精品久久下载| 最近免费中文字幕大全免费版视频| 偷自拍亚洲视频在线观看99| 色视频色露露永久免费观看| 国产精品久久久久久一区二区三区| jizz18免费视频| 无码免费一区二区三区免费播放 | 99热在线精品观看| 拍拍拍无挡视频免费观看1000| 亚洲人成免费电影| 激情三级hd中文字幕| 四虎免费久久影院| 黑人借宿ntn神宫寺奈绪| 国模吧一区二区| 一区二区三区在线观看免费| 日本天堂在线视频| 亚洲中文字幕在线无码一区二区| 濑亚美莉在线视频一区| 十七岁免费观看高清| 蜜桃成熟时2005| 国产成人综合久久精品| 4hu44四虎在线观看| 天天干天天干天天干天天干| 中国内地毛片免费高清| 日本黄色一级大片| 亚洲av无码一区二区三区在线播放| 欧美视频在线网站| 人妻av无码一区二区三区| 精品精品国产高清a毛片| 国产乱人伦无无码视频试看| 国产探花在线视频|