眼下，臺積電和三星都在全力沖刺5nm工藝，這將是7nm之后的又一個重要節點，全面應用EUV極紫外光刻技術，提升效果會非常明顯，所以都受到了高度重視。
現在，三星的5nm取得了重要進展，來自EDA(電子自動化設計)巨頭Cadence、Synopsys的全流程設計工具已經通過了三星5LPE(Low Power Early)工藝的認證，可以幫助芯片廠更快速地開發高效的、可預測的芯片。
本次驗證使用的是ARM Cortex-A57、Cortex-A53芯片，結果完全符合三星新工藝的需求，但是三星未透露更具體的指標，如核心數、頻率、功耗等。
三星5LPE工藝仍然使用傳統FinFET立體晶體管，但加入了新的標準單元架構，并同時使用DUV、EUV光刻技步進掃描系統。
由于繼承了舊工藝的部分指標，使用三星5LPE工藝設計芯片的時候，可以重復使用7LPP IP，同時享受新工藝的提升。
三星7LPP工藝將是其第一次導入EUV，但只有少數光刻層使用，5LPE會擴大使用范圍，效果更加明顯。
按照三星的說法，5LPE工藝相比于7LPP工藝可以帶來25%的邏輯電路能效提升，同時可將功耗降低20%，或者將性能提升10%。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。