非易失性存儲器 (NVM) 在幾乎所有嵌入式系統設計中都起著關鍵作用，但許多設計對非易失性存儲器在數據寫入和訪問速度、數據保留、低功耗等方面的要求越來越嚴格。在汽車應用中更是如此，設計人員正在努力打造更先進的功能，例如高級輔助駕駛系統 (ADAS) 這類任務關鍵型功能。

　　為確保這些系統安全可靠地運行，設計人員需要深入研究先進的鐵電隨機存取存儲器 (F-RAM)，作為要求可靠性高、功耗低且比當前 NVM 解決方案速度更快的低功耗汽車級 NVM 的選擇。

　　本文討論 F-RAM 技術的關鍵特性，并介紹開發人員如何使用 Cypress Semiconductor 的兩款 F-RAM 解決方案來增強 ADAS 的可靠性，，并以 ADAS 為代理，將 F-RAM 的使用范圍擴大至其他任務關鍵型應用。

　　汽車 NVM 要求

　　汽車行業不斷集成具有更高分辨率和更快更新速率的更先進傳感器，汽車安全應用則是這種行業趨勢的縮影。ADAS、電子控制單元 (ECU) 和事件數據記錄儀 (EDR) 等汽車子系統的持續發展，并高度依賴于從各種傳感器收集到的大量數據。任何數據丟失，甚至數據訪問速度的滯緩，都有可能危及系統安全、車輛和乘客。

　　例如，在 ADAS 設計中，寫入電可擦除可編程只讀存儲器 (EEPROM) 所需的時間可能會引入災難性的延遲時間，導致旨在避免檢測到的危險情況的自動操作功能反應遲緩。在 EDR 設計中，如果車輛事故引發電源故障，那么寫入速度緩慢可能導致關鍵傳感器數據丟失，致使了解事故根本原因所需的數據消于無形。

　　F-RAM NVM 特性

　　采用 F-RAM 技術構建的存儲器件可以有效地替代 NVM，滿足在可靠數據存儲和高速訪問方面日益增長的需求和性能要求。此類器件由鋯鈦酸鉛（Pb[ZrxTi1?x]O3，簡稱為 PZT）制成。PZT 具有獨特的性質，施加電場后，PZT 晶體中嵌入的金屬空位（陽離子）依據電場方向獲得兩種可能極化狀態（向上或向下）中的一種（圖 1）。

　　圖 1：F-RAM 技術利用了 PZT 材料在受到電場作用時表現出的兩個同樣穩定的能態。

　　由于兩者同是低能態，當移開電場時，陽離子將繼續處于其最近的極化狀態（圖 2）。施加正或負電場時，陽離子將再次快速轉變至適當的極化態，遵循與鐵磁材料類似的特征磁滯回線。

　　圖 2：PZT 材料遵循特征磁滯回線，響應施加的電場而在兩個穩定的極化態之間切換。

　　F-RAM 技術的特性直接決定了采用該技術制造的 NVM 器件具有許多優點。兩種 PZT 能態同樣穩定，因而陽離子可數十年乃至數百年保持在其最后位置不變，使得基于 PZT 的 F-RAM NVM 器件具備前所未有的數據保留期限。此外，該技術基于陽離子位置，而不是其他 NVM 技術的電荷儲存機制，因此 F-RAM 器件具備固有的輻射耐受性，不受電離輻射的單粒子翻轉影響。

　　除了長期存儲的優勢之外，F-RAM 技術還增強了 NVM 器件的動態性能。狀態轉變非常迅速，并且只需很少的能量，克服了任務關鍵型應用中與使用 EEPROM 或閃存有關的根本限制。在相對較慢的寫周期中，EEPROM 和閃存器件需要一個與數據緩沖有關的相當長“停留時間”(soak TIme)。寫周期中的這種額外延遲會導致數據處于風險中，如果在操作完成并檢查最終讀取狀態之前電源出現故障，數據可能會完全丟失（圖 3）。

　　圖 3：與 F-RAM 器件相比，EEPROM 或閃存寫操作需要相當長的停留時間（紅色突出顯示部分），在此期間數據仍處于風險之中。

　　為了應對 EEPROM 或閃存寫周期較慢的問題，開發人員如果希望減輕電源故障的影響，就需要添加大電容或電池及適當的穩壓器，使 NVM 電源電壓維持足夠長的時間以便完成寫操作。相比之下，F-RAM（例如 Cypress Semiconductor 的 Excelon-Auto 器件）在寫操作期間以總線速度工作，大大降低了關鍵數據丟失的可能性，而且無需在設計中使用補充電源。

　　汽車級 F-RAM 器件

　　Excelon?-Auto F-RAM 器件在功能上與串行 EEPROM 和串行閃存相似，旨在滿足關鍵任務應用對可靠、高性能 NVM 的需求。汽車系統設計人員可以使用這些符合 AEC-Q100 標準的器件取代其他類型的存儲器；有兩種型號可供選擇：CY15V102QN 采用 1.71 至 1.89 V 電壓，CY15B102QN 采用 1.8 至 3.6 V 電壓。兩者都是 2 兆位 (Mb) 器件，采用 256 Kb x 8 邏輯組織結構。

　　在 -40°C 至 +125°C 的工作溫度范圍內，Excelon F-RAM 的數據保留期限遠遠超出其他 NVM 技術。例如，CY15x102QN 在 85°C 的溫度下運行時可以保留數據大約 121 年。數據保留期限與溫度成反比，如果被迫在典型發動機溫度的較高一端運行（例如 95°C），則 F-RAM 的估計數據保留期限為 35 年。

　　在可靠性方面，F-RAM 的讀 / 寫周期耐久性為 1013，比典型 EEPROM 或閃存高出大約 7 個數量級。因此，使用此類 F-RAM 器件的開發人員不需要實施損耗均衡（將寫操作分配到各扇區以解決其他 NVM 技術存在的寫周期有限的問題）之類的技術。

　　采用 F-RAM 的簡化設計

　　在典型設計中，開發人員可以使用此類器件直接替換或補充其他類型的 NVM 器件，例如 NOR 閃存。例如，在 ADAS 設計中，開發人員可以同時使用 NOR 閃存和 Excelon F-RAM，前者用于存儲固件，后者則能可靠地處理來自許多汽車子系統（為 ADAS 應用提供輸入）的多個數據流（圖 4）。

　　圖 4：汽車 ADAS 開發人員可以在基于微控制器 (MCU) 的設計中，將 Excelon F-RAM 器件（用于存儲關鍵數據）與 NOR 閃存器件（常用于存儲固件或配置數據）結合起來使用。

　　開發人員只需將 Excelon F-RAM 簡單地連接到主機處理器的串行外設接口 (SPI) 總線，便可輕松將其加入設計。CY15x102QN F-RAM 設計用作 SPI 從器件，支持高達 50 兆赫茲 (MHz) 的 SPI 時鐘速率。在典型硬件配置中，開發人員將 F-RAM 的串行輸入 (SI) 和串行輸出 (SO) 分別連接到 SPI 主控器的主輸出從輸入 (MOSI) 和主輸入從輸出 (MISO) 線。隨后再連接到相應的串行時鐘 (SCK) 和片選 (/CS) 線，便完成了硬件接口。開發人員可以將多個器件并用來共享主機的 SPI 總線（圖 5）。

　　圖 5：開發人員可以使用共享 SPI 總線將主機處理器與一個或多個 CY15x102QN F-RAM 連接起來。

　　針對沒有 SPI 功能的 MCU，CY15x102QN 器件支持一種簡單的替代方案，即利用微控制器的通用 IO (GPIO) 來仿真 SPI 硬件接口，從而連接到 F-RAM。開發人員只需使用三個 GPIO 便能實現此接口，即 F-RAM 的 SI 和 SO 數據線使用同一引腳（圖 6）。

　　圖 6：針對沒有原生 SPI 功能的微控制器，開發人員可以簡單地使用微控制器的通用 IO 來仿真 SPI 協議，從而訪問 CY15x102QN 串行 F-RAM。

　　在標準 SPI 協議中，主器件通過拉低 /CS 來啟動事務處理。在 /CS 變為低電平后，F-RAM 將下一個字節解釋為操作碼。例如，寫操作對應的是 SPI 標準寫操作碼 (02h)，加上三字節地址和一些數據字節（圖 7）。

　　圖 7：Cypress 的 CY15x102QN F-RAM 器件支持標準 SPI 操作碼和協議，開發人員通過順序發送寫操作碼 (02h)、地址和數據便可輕松執行零延遲寫操作。

　　對于 2 Mb CY15x102QN F-RAM，地址是一個三字節序列，忽略高六位。Cypress 建議將此高六位設置為零，以便將來能輕松過渡到更高容量的 F-RAM 器件。

　　讀操作遵循相同的協議。接收到標準讀操作碼 (03h) 和地址后，F-RAM 器件通過 SO 順序發送數據字節，自動遞增存儲器地址，同時 /CS 保持低電平，時鐘信號繼續產生。因此，開發人員可以執行批量讀操作，只需讓 /CS 保持低電平并繼續發出 SCK 時鐘信號，直到讀取所需數量的數據字節為止。

　　CY15x102QN F-RAM 還支持與串行閃存兼容的快速讀取功能。在快速讀操作碼 (0Bh) 和地址之后，SPI 主機發送一個偽字節來模擬閃存讀取延時。接收到偽字節后，F-RAM 用所請求的數據作出響應。快速讀取操作使用與標準讀操作相同的機制，也能執行批量讀操作。

　　寫保護

　　除了 SPI 接口控制邏輯外，CY15x102QN F-RAM 還提供其他機制來識別器件并對 F-RAM 陣列進行寫保護。

　　開發人員可以發出 SPI 操作碼來訪問 CY15x102QN 器件的只讀唯一 ID 和器件 ID，獲得制造商、存儲器密度和零件版本等信息。開發人員還可以設置 8 字節讀 / 寫序列號寄存器，將 F-RAM 與特定系統或配置相關聯。

　　關于 F-RAM 保護，該器件同時提供了軟件和硬件機制。對于制造過程中的數據保護，有一個專用 256 字節特殊扇區可以在多達三個標準回流焊周期中保持數據完整性。對于正常工作期間的保護，器件使用寫使能鎖存器 (WEL) 來保護 F-RAM 陣列免于意外寫入。上電時，WEL 默認清零，需要開發人員發出寫使能 (WREN) 操作碼 (06h) 才能執行寫操作。

　　器件狀態寄存器有一對塊保護 (BP) 位 BP0 和 BP1，允許開發人員保護存儲器的全部地址范圍（BP1=1，BP0=1），或僅保護存儲器的上半部分（BP1=1，BP0=0），或僅保護存儲器的上部四分之一（BP1=0，BP0=1）。

　　開發人員可以使用硬件寫保護引腳 (/WP) 來防止軟件在正常工作期間修改 BP 位。為此，開發人員在狀態寄存器中設置寫保護使能 (WPEN) 位，并將 /WP 引腳置為低電平以鎖定狀態寄存器。

　　電源管理

　　以最高 50 MHz 時鐘速率正常運行時，F-RAM 技術固有的高能效使得 CY15V102QN（VDD 1.71 至 1.89 V）的典型電流消耗僅為 5.0 毫安 (mA)。開發人員可以降低時鐘頻率以進一步節省功耗，CY15V102QN 在 1 MHz 時的電流消耗降至大約 0.4 mA。CY15B102QN（VDD 1.8 至 3.6 V）的電流消耗僅略高一點，50 MHz 時為 6.0 mA，1 MHz 時為 0.5 mA。

　　長時間不活動時，開發人員可以使用 SPI 操作碼將 CY15x102QN 器件設置為如下三種低功耗模式中的一種，從而顯著降低功耗：

　　待機模式，CY15V102QN 的典型電流消耗為 2.7 微安 (μA)，CY15B102QN 為 3.2 μA

　　深度省電模式，CY15V102QN 為 1.1 μA，CY15B102QN 為 1.3 μA

　　休眠模式，兩個器件均為 0.1 μA

　　只要 SPI 主機在操作碼序列結束時將 /CS 設置為高電平，CY15x102QN 器件就會自動切換到待機模式。要將器件切換到深度省電或休眠模式，SPI 主機須使用 SPI 操作碼協議。具體來說，SPI 主機切換到兩種最低功耗模式之一的步驟如下：首先將 /CS 設置為低電平，然后發送一個特殊操作碼（深度省電為 BAh，休眠為 B9h），最后將 /CS 設置為高電平（圖 8）。

　　圖 8：CY15x102QN F-RAM 器件在操作碼序列結束后自動進入待機模式，但開發人員可以使用正常 SPI 操作碼程序將其置于更低功耗模式，如深度省電 (DPD) 模式。

　　當 SPI 主機在發送適當的低功耗操作碼后將 /CS 設置為高電平時，CY15x102QN F-RAM 在約 3 μs 內進入要求的低功耗模式。

　　在待機模式下，當 /CS 變為低電平時，Cypress F-RAM 會立即返回活動模式以啟動下一個操作碼序列。在深度省電或休眠模式下，F-RAM 在 /CS 變為低電平后也會返回活動模式，但深度省電模式有一個大約 10 μs 的短暫延遲，休眠模式的延遲時間為 450 μs。

　　總結

　　在各種各樣依賴越來越多的傳感器提供數據的應用中，對可靠、快速、低功耗、高性能 NVM 的需求變得越來越重要。在像汽車 ADAS 之類關鍵任務型應用領域，數據丟失會嚴重削弱旨在保護車輛及其乘客的安全機制。

　　使用 Cypress Semiconductor 的 F-RAM 器件，開發人員可以輕松增加能夠可靠存儲關鍵數據數十年的 NVM，而不用犧牲性能或低功耗要求。