• 隨著芯片制造商向3nm及以下節點邁進，后段模塊處理迎來挑戰

• 半大馬士革集成方案中引入空氣間隙結構可能有助于縮短電阻電容的延遲時間

　　隨著器件微縮至3nm及以下節點，后段模塊處理迎來許多新的挑戰，這使芯片制造商開始考慮新的后段集成方案。

　　在3nm節點，最先進的銅金屬化將被低電阻、無需阻擋層的釕基后段金屬化所取代。這種向釕金屬化的轉變帶來減成圖形化這一新的選擇。這個方法也被稱為“半大馬士革集成”，結合了最小間距互連的減成圖形化與通孔結構的傳統大馬士革。

　　互連線減成圖形化的優點之一，是提供了轉變至（更）高深寬比金屬線的機會。但它也有缺點，那就是會增加電容。如果引入空氣間隙結構，支持互連線隔離，則可以克服這種不良影響。因此，空氣間隙常常被視作縮短電阻電容延遲時間的主要手段。

　　前文提出的半大馬士革集成方案可結合完全空氣間隙集成，用于最關鍵的最小間距金屬層（M1和M2）。它也可以與傳統的雙大馬士革或混合金屬化方案相結合。

　　我們支持了imec的一項研究，對先進3nm節點后段集成方案進行分析。研究中，我們使用SEMulator3D^?工藝模擬軟件對半大馬士革集成流程和引入空氣間隙結構進行模擬。這幫助imec在試產線上進行硅晶圓處理之前，就能更好地了解集成潛在的挑戰和相關的失敗風險。該項目的目標是確定使用半大馬士革集成和空氣間隙結構進行3nm后段集成的工藝假設。

　　流程模擬

　　使用SEMulator3D對3nm后段方案的半大馬士革空氣間隙工藝流程進行模擬。圖1展示了關鍵的工藝步驟，其中包括M1釕刻蝕步驟、隨后的空氣間隙閉合、完全自對準通孔圖形化、完全自對準通孔/M2金屬化、以及最后的M2圖形化。

　　此次研究中，為了真實地再現空氣間隙形狀，我們根據imec 10nm半間距金屬互連模塊的透射電子顯微鏡 （TEM） 圖像，對M1釕圖形化和空氣間隙閉合工藝步驟進行校準。

　　圖1：3nm節點后段半大馬士革空氣間隙工藝流程

　　空氣間隙方面的挑戰

　　為了避免潛在的硅晶圓工藝失效，我們利用SEMulator3D研究了半大馬士革空氣間隙工藝流程中，空氣間隙閉合相關的挑戰和薄弱環節。

　　圖2展示了3nm節點半大馬士革空氣間隙工藝面臨的挑戰。其中，該圖突出展示了空氣間隙閉合后進行平坦化、以保持介電常數k值和共形性的需求，以及空氣間隙閉合控制這一關鍵的工藝挑戰。

　　我們的模擬顯示，為了避免引入空氣間隙失敗，M1和M2之間應該保留一段最小距離。換句話說，在完全自對準通孔刻蝕的第一步，必須使用對暴露的硅碳氮空氣間隙閉合介電材料具有高選擇比的工藝。

　　在隨后的硅碳氮刻蝕工藝步驟中，為了與下層金屬1釕相接，需要進行刻蝕工藝，使硅碳氮介電層產生較高的傾斜度。這可以減少對間隙閉合介電層的過度刻蝕，并在通孔刻蝕工藝中保持空氣間隙閉合。圖3左右的模擬結果分別展示了需要的二氧化硅與硅碳氮的刻蝕選擇比，和理想的硅碳氮傾斜度。

　　圖2：半大馬士革空氣間隙工藝流程挑戰

　　圖3：空氣間隙閉合的薄弱環節

　　敏感性分析

　　在模擬中，我們對可以控制和維持空氣間隙閉合和體積的工藝參數進行敏感性分析。其間，通過改變M1光刻關鍵尺寸、硅碳氮間隙閉合介電層厚度、二氧化硅硬掩膜厚度、M1釕橫向刻蝕和釕高度，我們在SEMulator3D上共進行了200次蒙特卡羅實驗。相關工藝參數和評估參數范圍的詳細信息見圖4。

　　圖4：空氣間隙閉合工藝敏感性分析

　　模擬表明，關鍵尺寸越小，硅碳氮沉積失敗的風險越大，因此，造成空氣間隙閉合失敗的最大因素是金屬1關鍵尺寸和較小的二氧化硅硬掩膜厚度。此外，金屬1釕厚度和二氧化硅硬掩膜厚度也是影響空氣間隙體積的最大因素（見圖5）。

　　圖5：工藝敏感性研究結果：

　　對空氣間隙閉合失敗影響的研究（上2圖）

　　對空氣間隙體積影響的研究（下2圖）

　　空氣間隙體積敏感性研究的結果被用于量化對電阻電容降低的影響，相應的分析結果見圖6。

　　圖6：空氣間隙體積工藝敏感性研究及其對電阻電容降低的影響

　　主要收獲

　　在這項研究中，我們使用SEMulator3D模擬為3nm節點后段進行半大馬士革空氣間隙工藝的流程。為了確定為3nm節點后段進行半大馬士革集成的最佳工藝，模擬研究了潛在的薄弱環節和工藝挑戰。

　　工藝流程模擬顯示，空氣間隙材料的選擇和刻蝕工藝是半大馬士革和空氣間隙工藝方案能否成功的關鍵。這些工藝模型非常有價值，因為imec不用經歷耗時、耗財的硅晶圓制造過程，就能研究3nm后段工藝方案的關鍵工藝。

　　鳴謝

　　由衷感謝Gayle Murdoch和imec同意我們分享這項研究。此研究獲得了Pin3s ECSEL Joint Undertaking的支持。

更多精彩內容歡迎點擊==>>電子技術應用-AET<<