作為發(fā)射器的最后一級(jí)，功率放大器供給負(fù)載所需要的、額定的不失真功率以控制負(fù)載工作，使得信號(hào)通過(guò)天線發(fā)送出去，同時(shí)減少誤碼。它不要求最大的功率放大倍數(shù)，而是要求獲得最大的、不失真（或者失真但合乎要求）的輸出功率。由于移動(dòng)通信的普及，提高手機(jī)的功率效率、降低電源消耗、減小體積重量、延長(zhǎng)通話時(shí)間成為開(kāi)發(fā)移動(dòng)電話急需解決的技術(shù)問(wèn)題。在系統(tǒng)的功耗中發(fā)射機(jī)占了絕大部分，其末級(jí)的功率放大器又是最關(guān)鍵的部件，存在著較大的功率損耗。對(duì)于不同類(lèi)型的發(fā)射機(jī)，末級(jí)功率放大器占整個(gè)系統(tǒng)功耗的60%～ 90%，制約了系統(tǒng)性能。因此，需要設(shè)計(jì)一種高效率功放，這對(duì)于常規(guī)的電子設(shè)備，例如中繼通信站等，提高效率，降低電源損耗、降低維護(hù)成本也有重要的意義。

       本文研究了一個(gè)用0.6μm CMOS工藝實(shí)現(xiàn)的功率放大器， E型功率放大器具有很高的效率，它工作在開(kāi)關(guān)狀態(tài)，電路結(jié)構(gòu)簡(jiǎn)單，理想功率效率為 100%，適應(yīng)于恒包絡(luò)信號(hào)的放大，例如FM和GMSK等通信系統(tǒng)。

        工作原理

        下面用圖1所示的原理圖進(jìn)行說(shuō)明E型功率放大器的工作機(jī)理。

       當(dāng)輸入電壓Vin大于開(kāi)啟電壓時(shí)，晶體管工作在可變電阻區(qū)，漏源之間有很小的電阻，假設(shè)為r on，這相當(dāng)于開(kāi)關(guān)閉合；如果輸入電壓V in小于開(kāi)啟電壓時(shí)，MOS管處于截至狀態(tài)，沒(méi)有電流流過(guò)漏級(jí)，這相當(dāng)開(kāi)關(guān)斷開(kāi)，因此電路原型可以用圖2所示的模型表示，電容 C為MOS管的結(jié)電容或者外接電容。當(dāng)開(kāi)關(guān)閉合時(shí)，如圖3所示，有 Vdd-Vd=L(d IL/dt)，由于ron 很小，所以Vd很小，近似為零。所以 Vdd≈L(dIL/d t)，解之得到：lL≈(V dd/L)t+ IL0，IL0是電感電流的初始值，可以看出當(dāng)開(kāi)關(guān)閉合后電流隨時(shí)間線性增長(zhǎng)。

        在開(kāi)關(guān)閉合時(shí)，如果電容不能充分放電，就要損耗1/2×CVd2的能量，所以電容必須能夠在輸入電壓變化的瞬間充分放電，也即當(dāng)dVd /dt=0時(shí)，Vd=0。一個(gè)信號(hào)由無(wú)數(shù)個(gè)諧波分量組成，利用 L1和C1組成的濾波器從 Vd的各次諧波中選擇等于輸入電壓頻率的基波分量，這也就對(duì)信號(hào)進(jìn)行了相位或者頻率的調(diào)制，在功率放大以后傳送到負(fù)載上。電路中的參數(shù)隨輸入變化的關(guān)系如圖5 所示。

圖4  開(kāi)關(guān)斷開(kāi)

       由于ron很小，所以在開(kāi)關(guān)閉合的時(shí)候， ron上的電壓遠(yuǎn)遠(yuǎn)小于電源電壓V dd，它不會(huì)顯著地影響輸出回路中的電流，因此負(fù)載的輸出功率基本上不受晶體管特性的影響。電路中每個(gè)節(jié)點(diǎn)的電壓值都和電源的電壓成正比，所以傳送到負(fù)載上的功率也就和Vdd2成正比，同樣 ron消耗的功率也和Vdd 2成正比，所以效率η=PRL / (Pron+PRL)在一定的范圍內(nèi)為一定值，同時(shí)通過(guò)調(diào)整電壓可以保證一定的輸出功率。

       存在的問(wèn)題及解決措施

       雖然圖1所示的電路在形式上簡(jiǎn)單，但是本身帶有很多的問(wèn)題。例如，作為開(kāi)關(guān)使用的晶體管工作在可變電阻區(qū)，由于本身固有電阻 ron的存在，Ids= β[(Vgs-VT) Vds-(Vds2 /2)]，0＜Vds＜Vgs -VT，Ids為漏極電流， Vgs是柵源電壓，VT是器件的開(kāi)啟電壓，β是MOS晶體管的跨導(dǎo)系數(shù)。其中β=( με/tox)(W/L)； μ為溝道中電子的有效表面遷移率；ε是柵絕緣層的介電常數(shù)； tox是柵絕緣層的厚度；W是溝道寬度； L是溝道長(zhǎng)度。為了減少電阻ron的損耗，它的寬長(zhǎng)比要盡量的大。晶體管的輸入電容C =εWL/tox一般都是通過(guò)感性負(fù)載耦合掉，超過(guò)一定的寬長(zhǎng)比后，需要耦合的電感值就會(huì)太小，很難用CMOS工藝精確實(shí)現(xiàn)，而且大的柵漏電容 Cgd會(huì)引起輸出端到輸入端的強(qiáng)反饋，這導(dǎo)致了輸入和輸出之間的耦合。最后，單端輸出電路每個(gè)周期都要向地或者硅襯底泄放一次大的電流，這可能會(huì)引起襯底耦合電流的頻率和輸入、輸出信號(hào)的頻率相同，從而在輸出端產(chǎn)生了錯(cuò)誤的信號(hào)?

        差分結(jié)構(gòu)

        采用如圖6的差分結(jié)構(gòu)可以解決襯底耦合的影響。在差分結(jié)構(gòu)中，輸入端為差模電壓。任意時(shí)刻，一個(gè)晶體管導(dǎo)通工作在可變電阻區(qū)，另一個(gè)工作在截止區(qū)，所以電流在一個(gè)周期中泄放到地或者襯底兩次，由此而引起的耦合電流的頻率為信號(hào)頻率的兩倍，這就消除了襯底耦合對(duì)信號(hào)的干擾。在同樣的電源電壓和輸出功率條件下， Vd+只需為單端電壓的1/2，因此通過(guò)差分結(jié)構(gòu)中的每個(gè)晶體管的電流要比單端的小得多，所以在不增加開(kāi)關(guān)消耗全部功率條件下，可以使用尺寸較小的開(kāi)關(guān)晶體管。

        交叉耦合結(jié)構(gòu)

       為了減小由于電阻ron 引起的損耗，引入了如圖7所示的交叉耦合反饋結(jié)構(gòu)。交叉耦合反饋使得晶體管可以在盡量短的時(shí)間內(nèi)完成"開(kāi)"和"關(guān)"狀態(tài)的變化，功能如圖8所示。假設(shè) Vin+為正的高電壓、V in-為負(fù)電壓，Vin +高于開(kāi)啟電壓VT， M1工作在可變電阻區(qū)，所以Vd+ 的電壓為零點(diǎn)幾伏，接近零；由于Vin -低于M4的開(kāi)啟電壓， M4截止，Vd+作為M3的輸入電壓，其數(shù)值小于M3的開(kāi)啟電壓，M3截止，因此加速了M4進(jìn)入截止區(qū)；同時(shí)由于V d-的電壓接近于Vdd ，Vd-作為M2的輸入電壓使得M2導(dǎo)通，這同樣加速了晶體管M1進(jìn)入深飽和。Vin+為負(fù)電壓，V in-為正的高電壓的情形類(lèi)似。

        電路實(shí)例

        電路分析

       圖9是電路實(shí)例。為了增大功率增益采用了二級(jí)放大結(jié)構(gòu)，M1,M4分別和M5,M8組成第一、二級(jí)差分結(jié)構(gòu)；M2,M3分別和M6,M7組成相應(yīng)的第一、二級(jí)交叉耦合正反饋；L1, L2, L3,L4 為激勵(lì)電感；L5,L6 ,C1組成諧振與信號(hào)頻率的諧振電路； RL為負(fù)載電阻。

       參數(shù)選擇

       本電路采用的是0.6μm工藝。M1,M2,M3 ,M4：W=1680μm，L=0.6μm；M5,M8：W =6172μm，L=0.6μm；M6,M7：W=8230μm， L="0".6μm。L1,L2 , L3 ,L4為0.37nH；L5 ,L6 為0.8 nH；C1=5.1pF；RL =50W。

       模擬結(jié)果

       PSPICE上模擬得到：在1.75GHz，V dd="1".5V時(shí)，效率為70%，附加功率增益為45%，增益為10，帶寬為560MHz。其結(jié)果由圖10，圖11，圖12示出。

       結(jié)論

       根據(jù)理論分析和模擬結(jié)果知道，采用差分和交叉耦合反饋的結(jié)構(gòu)可以提高E類(lèi)放大器的效率，同時(shí)保證了一定功率增益和帶寬。在集成電路中高 Q的電感有很重要的作用，所以最好在芯片上做成螺旋電感，確保電路中的電感值為最優(yōu)值。