頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的高精度超聲波測距系統(tǒng)的設計 設計了一種基于FPGA的超聲波測距模塊。在時序和信號處理方面，采用Cyclone II系列EP2C5T144C8芯片，通過設計時序發(fā)生器、高速計數(shù)、回波識別和可變門檻控制等邏輯電路模塊可快速有序地對信號進行處理。在聲速方面，加入了溫度補償模塊，避免使用固定的聲速值所引入的偏差，從而提高系統(tǒng)精度。該系統(tǒng)具有可靠性高、集成度高和響應速度快等特點，實驗表明，在距障礙物600 mm~3 600 mm時，相對誤差在0.3%以內，測量精度得到很大提高。 發(fā)表于：10/29/2012 內嵌8051的USB 2.0設備控制器IP設計 基于USB 2.0協(xié)議規(guī)范提出了一個USB 2.0設備控制器串行接口引擎SIE的IP核的設計，并內嵌8051軟核作為其微控制器進行SoC設計。所設計的SIE核在FPGA開發(fā)板上經過驗證。 發(fā)表于：10/29/2012 基于嵌入式Linux的 TFT LCD IP及驅動的設計 基于嵌入式Linux的 TFT LCD IP及驅動的設計,本文設計實現(xiàn)了一個簡單的基于Avalon總線的TFT LCD控制器，能實現(xiàn)640×480，顏色深度為16bit的彩色圖形顯示，可應用于各種TFT LCD，亦可改寫為VGA控制器，有較大的靈活性。 發(fā)表于：10/25/2012 賽靈思發(fā)布Vivado設計套件2012.3將生產力提升數(shù)倍 All Programmable技術和器件的全球領先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Vivado?設計套件2012.3版本，首次為在多核處理器工作站上運行該工具的客戶提供全新的增強功能，大幅提升生產力，同時，還為加速設計實現(xiàn)提供了全新的參考設計。 發(fā)表于：10/25/2012 借力ARM 64位V8 臺積電16nm FinFET藍圖仍霧里看花? 臺積電(TSMC)在日前的年度大會中，宣布制訂了20nm平面、16nmFinFET和2.5D發(fā)展藍圖。臺積電也將使用ARM的第一款64位處理器V8來測試16nmFinFET制程，并可望在未來一年內推出首款測試芯片。臺積電與其合作伙伴們表示，用于 發(fā)表于：10/24/2012 萊迪思MachXO2控制開發(fā)套件 適用于復雜系統(tǒng)控制和接口設計的樣機開發(fā) 萊迪思半導體公司（NASDAQ: LSCC）今日宣布推出MachXO2?系列超低密度FPGA控制開發(fā)套件，適用于低成本的復雜系統(tǒng)控制和視頻接口設計的樣機開發(fā)。新加入了MachXO2-4000HC器件，包括4320個查找表（LUT）的可編程邏輯和222 Kbit片上存儲器，滿足了通信、計算、工業(yè)、消費電子和醫(yī)療市場所需的系統(tǒng)控制和接口應用。 發(fā)表于：10/23/2012 意法半導體與Soitec攜手通過CMP提供28納米FD-SOI CMOS制程 意法半導體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）、Soitec（歐洲證券交易所）與CMP(CircuitsMultiProjets®) 共同宣布，現(xiàn)在大學院校、研究實驗室和設計企業(yè)可通過CMP的硅中介服務使用意法半導體的CMOS 28納米全耗盡型絕緣層上硅（FD-SOI）制程進行工程流片，意法半導體的新制程采用Soitec公司開發(fā)的創(chuàng)新型硅襯底。隨著首批商用晶圓即將下線，意法半導體正在將這項制程下放給第三方芯片制造商。 發(fā)表于：10/23/2012 基于FPGA的圖像采集和快速移動物體檢測 提出了一種圖像采集和快速移動物體檢測的設計，即通過FPGA實現(xiàn)對攝像頭的初始化及數(shù)據(jù)采集，并通過自定義的傳輸協(xié)議將FPGA緩存中的數(shù)據(jù)傳輸給ARM7處理器，實現(xiàn)圖像數(shù)據(jù)的快速傳輸。根據(jù)適用范圍，本文提出了自適應二值化閥值及相關的檢測算法改進。這對于小型的、低功耗實用型的監(jiān)控系統(tǒng)具有一定的實用價值。 發(fā)表于：10/22/2012 基于VHDL語言的卷積碼和Viterbi譯碼的實現(xiàn) 介紹并用VHDL語言實現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設計了一種具有針對性的簡潔的維特比譯碼器結構，并通過ModelSim平臺驗證了該設計的正確性。 發(fā)表于：10/22/2012 LAKER-CALIBRE REALTIME整合流程 獲得2012 TSMC OIP定制設計參考流程采用 SpringSoft與明導國際(Mentor Graphics)今日宣布其共同合作的LakerTM-CalibreTM RealTime定制版圖流程，擁有簽核確認質量的實時設計規(guī)則檢查(DRC)，通過臺灣積體電路制造有限公司(TSMC) 2012 定制設計與模擬-混和信號(AMS)參考設計流程的認證，具備解決20nm芯片設計與驗證復雜性的能力。 發(fā)表于：10/18/2012 ?…252253254255256257258259260261…?
