| CADENCE PCB設(shè)計(jì)：布局與布線 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 標(biāo)簽： cadence PCB設(shè)計(jì) | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 復(fù)雜的物理和電氣規(guī)則， 高密度的元器件布局， 以及更高的高速技術(shù)要求， 這一切都增加了當(dāng)今PCB設(shè)計(jì)的復(fù)雜性。 不管是在設(shè)計(jì)過程的哪一個(gè)階段， 設(shè)計(jì)師都需要能夠輕松地定義，管理和確認(rèn)簡單的物理/間距規(guī)則， 以及至關(guān)重要的高速信號；同時(shí)， 他們還要確保最終的PCB滿足傳統(tǒng)制造以及測試規(guī)格所能達(dá)到的性能目標(biāo)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2