| 雷達視頻信號模擬器的硬件設計與實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>219 K | |
| 標簽： DSP | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：一種基于TMS320C6713和FPGA的雷達視頻信號模擬器，給出了一種可實時模擬多批次目標回波的雷達信號模擬器的實現方案。重點介紹了系統的硬件電路及其實現，并提出一種自適應單環總線結構，用于數據的快速下載。其視頻信號的生成過程不是像大多視頻模擬器的雜波數據那樣通過USB或PCI總線將PC機的數據實時地傳輸至硬件電路的緩存單元，而是通過上述總線將雜波、噪聲及目標參數等數據預先一次性下載至硬件電路的Flash存儲器中，生成視頻信號時，各通道分別從對應的Flash中讀取數據，這樣，系統的最大數據吞吐量就可達到240 MB/s，完全滿足視頻信號產生的實時性要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2