| 2010最新獲獎文章-----基于FPGA的單精度浮點數乘法器設計 | |
| 所屬分類：參考設計 | |
| 上傳者：chenyy | |
| 文檔大?。?span>1698 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本文設計了一個基于FPGA的單精度浮點數乘法器。乘法器為五級流水線結構。設計中采用了改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構，減少了部分積的數目，縮短了部分積累加的耗時；提出了對尾數定點乘法運算中Wallace樹產生的2個偽和采用部分相加的處理方式，有效地提高了的運算速度；并且加入了對特殊值的處理模塊，完善了乘法器的功能。單精度浮點數乘法器在Altera DE2開發板上進行了驗證，其在Cyclone II EP2C35F672C6器件上的最高工作頻率達到212.13 MHz。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2