| 實用低功耗CPLD設計 | |
| 所屬分類：解決方案 | |
| 上傳者：aet | |
| 文檔大小：137 K | |
| 標簽： CPLD 功耗 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 每個便攜設備或者手持設備工程師都知道使功耗最小化是當前設計絕對需要的。但是，一個經驗豐富的工程師就會明白微妙的細節(jié)可以使電池壽命延長到最大。這篇文章主要關注老練的專家怎樣使用極低功耗的CPLD從嵌入式設計的I/O子系統(tǒng)里去擠出一點功耗。我們先回顧一下CPLD在嵌入式設計中一般被用來減少功耗和版大小，以及BOM成本。接下來，我們看怎樣在待機模式下減少CPLD功耗，不只是小心選擇設備，而且是選擇一個合適的總線結構。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2