| 基于FPGA的單精度浮點數(shù)乘法器設(shè)計 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：zhuyahong | |
| 文檔大小：207 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器。設(shè)計中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu)，并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式，提高了乘法器的運算速度；加入對特殊值的處理模塊，完善了乘法器的功能。本設(shè)計在Altera DE2開發(fā)板上進(jìn)行了驗證。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2