同步數(shù)字復(fù)接的設(shè)計及其FPGA實現(xiàn) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:355 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:在簡要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上,采用VHDL語言對同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計,并在ISE集成環(huán)境下進(jìn)行了設(shè)計描述、綜合、布局布線及時序仿真,取得了正確的設(shè)計結(jié)果,同時利用中小容量的FPGA實現(xiàn)了同步數(shù)字復(fù)接功能。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2