| 用Verilog HDL設(shè)計(jì)帶有48字節(jié)RAM的日歷時(shí)鐘芯片 | |
| 所屬分類：參考設(shè)計(jì) | |
| 上傳者：aet | |
| 文檔大小：263 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介紹了一種帶有48字節(jié)RAM的日歷時(shí)鐘芯片的設(shè)計(jì)，該芯片具有振蕩、分頻、可編程的計(jì)時(shí)計(jì)數(shù)、定時(shí)鬧響和中斷輸出等功能。該芯片基于Verilog HDL描述，采用模塊化設(shè)計(jì)，可擴(kuò)展性好；并利用Synopsys公司的VCS和DC工具分別對設(shè)計(jì)進(jìn)行了成功的系統(tǒng)仿真和綜合；同時(shí)還簡單介紹了ASIC設(shè)計(jì)的整個(gè)流程。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
相關(guān)資源
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2