| H.264/AVC中CAVLC編碼器的硬件設計與實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：311 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設計了一種H.264標準的CAVLC編碼器，對原有軟件流程進行部分改進，提出了并行處理各編碼子模塊的算法結構。重點對非零系數級（level）編碼模塊進行優化，采用并行處理和流水線相結合的結構，減少了cavlc編碼的時鐘周期，提供了穩定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA進行實現驗證，最高時鐘頻率可達158.1 MHz，可滿足實時編碼H.264高清視頻要求 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2