| 融合DSP設(shè)計(jì)與FPGA硬件實(shí)現(xiàn) | |
| 所屬分類(lèi)：解決方案 | |
| 上傳者：yangguang86 | |
| 文檔大小：106 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：System Generator 工具由 MathWorks 與 Xilinx 合作開(kāi)發(fā)而成，DSP 設(shè)計(jì)人員可使用 MATLAB 和Simulink 工具在 FPGA 內(nèi)進(jìn)行開(kāi)發(fā)和仿真來(lái)完善 DSP 設(shè)計(jì)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2