| 用多片F(xiàn)PGA進行ASIC設(shè)計驗證的分區(qū)和綜合技術(shù) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 文檔大小：256 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在現(xiàn)在復(fù)雜的ASIC 設(shè)計中，校驗（Verification）是最大的瓶頸。隨著先進的半導(dǎo)體工藝技術(shù)不斷前 進，隨之帶來的是ASIC 設(shè)計規(guī)模和設(shè)計復(fù)雜度的飛速增長，這使得傳統(tǒng)的軟件仿真工具已經(jīng)無法完全解決 驗證的問題。而且隨著越來越多的需要處理大量實時數(shù)據(jù)的應(yīng)用（如視頻）出現(xiàn)，驗證技術(shù)就要求能夠在 接近實時頻率的條件下進行驗證。現(xiàn)在越來越多的ASIC 設(shè)計者自己設(shè)計FPGA 驗證板來進行ASIC 設(shè)計驗 證。用FPGA 驗證ASIC 的好處是可以使軟件的開發(fā)調(diào)試和ASIC 的開發(fā)調(diào)試并行的進行。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2