| 原型驗證過程中的ASIC到FPGA的代碼轉(zhuǎn)換技術(shù) | |
| 所屬分類：教程|講義 | |
| 上傳者：serena | |
| 文檔大小：70 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 采用FPGA原型技術(shù)驗證ASIC設(shè)計,首先需要把ASIC設(shè)計轉(zhuǎn)化為FPGA設(shè)計。但ASIC是基于標(biāo)準(zhǔn)單元庫,FPGA則是基于查找表,ASIC和FPGA物理結(jié)構(gòu)上的不同,決定了ASIC代碼需要一定的修改才能移植到FPGA上。但應(yīng)該注意到這只是由于物理結(jié)構(gòu)不同而對代碼進(jìn)行的轉(zhuǎn)換,并不改變其功能,因此對代碼的這種修改只能限制在一定范圍內(nèi)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2