| 基于FPGA的AVS視頻解碼芯片驗證平臺設計 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大?。?span>404 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對AVS視頻解碼芯片仿真和驗證的要求，提出了基于FPGA的驗證平臺框架。該驗證平臺主要用于對AVS解碼芯片進行硬件模塊的驗證，從而為整個視頻解碼芯片的開發提供可靠的依據。該平臺基于Nios II軟核處理器，可使軟件模塊和硬件模塊在一個平臺下真正實現軟硬件協同工作?；谠撈脚_實現了多個硬件模塊和AVS視頻解碼芯片的驗證，其結果證明了該驗證平臺的正確性和可靠性。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2