| 基于VHDL的數字系統層次化設計方法 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大小：369 K | |
| 標簽： CPLD | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：通過對數字頻率計系統的設計，介紹了基于VHDL語言的數字系統層次化設計方法。首先將數字系統按功能劃分為不同的模塊，各模塊電路的設計通過VHDL語言編程實現，然后建立頂層電路原理圖。使用MAX+PLUS II開發軟件完成設計輸入、編譯、邏輯綜合和功能仿真，最后在CPLD上實現數字系統的設計。結果表明，使用這種設計方法可以大大地簡化硬件電路的結構，具有可靠性高、靈活性強等特點。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2