《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 久久久亚洲欧洲日产国码aⅴ| 日韩欧美国产中文字幕| 欧式午夜理伦三级在线观看| 日本一区二区视频| 天天爱天天做久久天天狠狼| 国产精品99在线观看| 噜噜高清欧美内射短视频| 亚洲欧美日韩国产精品26u| 久久久精品日本一区二区三区 | 二级毛片在线播放| 中文字幕人成人乱码亚洲电影| a一级日本特黄aaa大片| 97国产在线视频| 男女混合的群应该取什么名字 | 白丝女班长被弄得娇喘不停| 欧美xxxx做受性欧美88| 性xxxxx大片免费视频| 国产福利在线观看一区二区 | 国产亚洲人成网站观看| 亚洲精品tv久久久久久久久| 久久99精品九九九久久婷婷 | 天天夜碰日日摸日日澡| 国产在线观a免费观看| 亚洲毛片av日韩av无码| 中文字幕久久久| 欧美丰满白嫩bbw激情| 男人j进女人j啪啪无遮挡动态| 日韩午夜高清福利片在线观看| 国语自产精品视频在线看| 国产91在线看| 亚洲AV成人中文无码专区| 99re热久久这里只有精品首页| 精品深夜av无码一区二区| 最近中文国语字幕在线播放 | 成人永久免费福利视频app| 国产极品视觉盛宴| 亚洲精品亚洲人成在线麻豆| 一级毛片免费播放视频| 青草国产精品久久久久久| 里番acg全彩| 果冻传媒国产电影免费看|