《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 在线观看精品一区| 日韩在线视频不卡一区二区三区| 国产三级A三级三级| 69国产成人精品午夜福中文| 无码专区狠狠躁躁天天躁| 亚洲日韩精品欧美一区二区| 美女黄视频免费| 国产激情视频一区二区三区| www.一级片| 日本在线高清版卡免v| 亚洲小视频在线| 竹菊影视国产精品| 国产亚洲精品2021自在线| 3d动漫精品啪啪一区二区中| 少妇高潮太爽了在线观看| 久久天天躁狠狠躁夜夜躁2014| 欧美粗大猛烈水多18p| 十八岁的天空完整版在线观看 | 5g影院天天爽天天| 岳又湿又紧粗又长进去好舒服| 久久综合九色欧美综合狠狠| 欧美精品一区二区三区在线| 公和熄三级中字电影久久| 蜜臀AV无码精品人妻色欲| 国产真实伦偷精品| 97久人人做人人妻人人玩精品 | 高清在线一区二区| 国产精品成人va在线播放| gogo全球高清大胆啪啪| 我两腿被同学摸的直流水| 久久精品夜色国产亚洲av| 欧美成人精品一区二区| 交换人生电影在线| 精品国产亚洲一区二区三区| 国产不卡视频一区二区三区| 免费看黄色网页| 国产精品毛片va一区二区三区| a级亚洲片精品久久久久久久 | 收集最新中文国产中文字幕| 么公的又大又深又硬想要小雪| 欧美精品九九99久久在免费线|