摘  要： 根據高頻地波雷達探測海洋表面動力學要素和目標的不同要求，給出基于AD9857數字正交上變頻器和VXI總線傳輸模式，采用m系列偽隨機碼調相體制的高頻地波雷達發射硬件平臺的設計方法。
關鍵詞： 高頻雷達  軟件無線電  偽隨機碼調相  AD9857  VXI總線

　　高頻地波雷達應用于連續大面積海洋環境監測，可實時探測風、浪、流和潮等海面動力學參數。它的研制和開發對海上作業、海洋開發和國防等方面都具有重大意義[1]。
　　近年來可編程邏輯器件的飛速發展促進了軟件無線電技術的發展。由于傳統的基于分立器件的雷達發射和接收系統缺乏靈活性，各項參數不易更改，所以，新一代高頻地波雷達系統將采用基于軟件無線電思想的發射和接收通用硬件平臺，實現雷達工作參數的可編程性，從而實現不同用途的探測。并且整個雷達系統將會考慮進一步提高集成度，越來越多的模塊將會基于軟件無線電思想設計。較之上一代高頻地波雷達系統采用的調頻中斷連續波(FMICW)體制，新一代雷達系統采用m系列偽隨機碼調相體制，并且基于 AD9857數字正交上變頻器和VXI總線傳輸模式。本文將重點介紹新一代雷達系統發射部分硬件平臺中m系列偽隨機碼調相模塊的設計。
1  通用雷達發射和接收硬件平臺原理
　　根據本實驗室研制的高頻地波雷達對測距精度、距離分辨率等雷達參數的要求，新一代高頻地波雷達系統采用40.5MHz的處理中頻，射頻信號頻率為2M~30MHz，接收機的本振頻率為42.5M~70.5MHz，其原理框圖如圖1所示。

　　雷達發射過程：先由可編程邏輯器件(FPGA/CPLD，下同)編程產生一m系列偽隨機碼調相脈沖信號，經AD9857數字正交上變頻器上變頻到40.5MHz后，經過濾波、功率放大和混頻后得到射頻信號，再由射頻端電路和功率放大后，饋送到天線發送出去。雷達接收過程：天線接收到的回波信號先經射頻端電路濾波和放大后，與本振信號混頻得到中頻信號，再經濾波放大和模數轉換后送入數字下變頻器降速處理得到低速的數字基帶信號，最后送給可編程邏輯器件進行相關的處理。與此同時，可編程邏輯器件處理后的信號經VXI(VME Extension for Instrumentation)總線送入PC主機。這種設計的最大好處就是發射脈沖編碼信號由可編程邏輯器件編程產生，修改靈活，并且接收到的回波信號的處理以及和VXI總線的接口電路都可在可編程邏輯器件中一起設計，大大提高了系統的集成度，充分體現了軟件無線電思想的優勢。
2  雷達發射部分設計
　　根據上述的雷達發射原理，基于AD9857數字正交上變頻器的偽隨機碼調相體制雷達發射部分的設計方法是：整個設計選用Altera公司的FLEX10K系列芯片，在MAX+PLUSII開發環境下進行。FLEX10K系列可編程邏輯器件內的設計主要包括：m系列偽隨機碼調相信號系列的產生模塊、AD9857的控制及串口寄存器配置模塊、VXI總線接口模塊三大部分。三大模塊的設計是整個發射部分設計的重點和難點，同時也是關鍵技術所在。設計采用硬件編程語言VHDL文本輸入和原理圖輸入相結合的設計方法。發射部分原理圖如圖2所示。

2.1 FPGA內各模塊的設計
2.1.1 m系列偽隨機碼調相模塊的設計
　　在通常的單頻脈沖雷達系統中，采用寬度為?子、周期為T的單脈沖對頻率為f0的正弦或余弦載波進行幅度控制得到脈沖調幅波。簡單的脈沖雷達雖然可以獲得很高的收發隔離以及很高的距離分辨率，但是它有一個很明顯的缺點，就是距離分辨率和實際最大探測距離之間存在著矛盾。因為如果距離分辨率很高，則發射脈沖的寬度?子很小，工作比率很低，平均發射功率也就很低，從而導致實際探測距離減小[3]。相反，若通過增大脈沖功率來提高雷達系統的最大探測距離，則會增大發射機的難度，同時也增加了故障率。
　　為了解決上述矛盾，因而產生了脈沖壓縮技術。脈沖壓縮技術是使雷達系統發射寬度相對較寬而峰值功率較低的脈沖，利用該技術既可增大系統的最大探測距離，又不增加發射機的難度。脈沖壓縮技術是通過在發射部分對載波編碼擴頻，然后在接收機中對回波進行壓縮處理實現的。目前的脈沖壓縮方法一般采用線性調頻中斷連續波(FMICM)和偽隨機碼調相中斷連續波2種波形。新一代高頻地波雷達系統將采用偽隨機碼調相連續波。
　　在偽隨機碼調相體制中，一般采用m系列的偽隨機碼。m序列是一種相當重要的偽隨機序列，被廣泛地應用在雷達系統和擴頻通信等場合。m系列的特性：(1)具有隨機序列的隨機特性（即統計特性）。(2)是一個預先可以確定的，并且可以重復實現的確定序列。(3)有很好的自相關特性，它的自相關函數只有2個不同的值，即有雙值自相關函數特性。(4)具有相同級數的線性移位寄存器可產生的最長序列。本設計采用的就是m系列偽隨機碼。
　　m系列偽隨機碼調相模塊主要由如圖3所示的部分組成。先由一分頻器產生m 系列產生頻率和調相器的工作頻率。這一部分的設計要綜合考慮其他部分的工作原理。因為調相器中的正弦和余弦采樣離散點值的地址產生頻率要取為m系列產生頻率的100倍，所以分頻器要先使clock進行100次分頻，分頻后的頻率作為m系列產生時鐘頻率，而clock作為正弦和余弦離散采樣點值的取值地址產生頻率。

　　高頻地波雷達系統中初步采用8級，也就是28－1＝255個碼長的m系列，每片碼元長度取為Te＝64μs。由于級數比較多，所以宜采用文本輸入的方式產生該m系列。根據m序列的特征多項式系數與m序列產生器反饋系數的關系，可以組成一種各級系數分別是：c0=c4=c5=c6=c8=1，c1=c2=c3=c7=0[4]的8級m序列產生器。
　　二進制相位調制就是在數字基帶信號碼元為0時，載波相位取π，使輸出波形倒相；基帶信號碼元為1時，載波相位取0，輸出波形不變。這樣就以載波的不同相位表示了相應的基帶脈沖信息，實現了頻率的擴展[5]。本設計中的載波信號是一系列的正弦和余弦離散采樣點值。通過試驗發現在每個m系列基帶碼元時間段，即本設計所采取的64μs內，載波采樣100個點能比較好地滿足設計要求。載波離散采樣點值的生成，也即正弦和余弦離散采樣點值塊的設計要考慮AD9857數字正交上變頻器的并口數據輸入端對數據格式及數據輸入速率的要求。此處AD9857芯片要產生I/Q 2路正交載波離散采樣點值并且要對數據進行14位補碼形式的格式轉換。由于VHDL硬件編程語言中沒有正弦和余弦產生函數，所以本設計中先用C語言產生I/Q 2路正弦和余弦離散采樣點值，并轉化為14位補碼格式，再把14位補碼格式的點值存到一ROM塊中，由調相器產生它們的取值地址。本設計中選用Altera公司的FLEX10K系列芯片中含有嵌入式陣列塊(EAB)，可以構造ROM存儲器。
　　調相器部分主要產生ROM存儲器中點值的取值地址，同時完成調相功能。當ｍ序列基帶碼元是0時，載波相位倒相，根據正弦和余弦波形的特點，可使尋址點在碼元由1到0的跳變(jump-low＝1)時，跳變到sinπ處(即第51個點值處），即可實現倒相；當ｍ序列基帶碼元是1時，載波相位不變，可使尋址點在碼元由0到1的跳變(jump_high＝1)時，回到sin0處（即第1個點值處）。由于在ROM存儲表中先存放正弦離散采樣點值的100個點，后存放余弦離散采樣點值的100個點，所以該部分的VHDL尋址程序可如下設計。
　　if(count202s=″01100100″) and (jump_low=′0′)  then
　　　　　　　　　--正弦離散采樣點值部分
　　count202s<=″00000000″；--尋址到第100個點值處并且
　　　　　　　　　--不是碼元的下跳沿時，回到第1個點值處
　　elsif(jump_high=′1′) then count202s<=″00000000″；
　　　　　　　　　--碼元上跳沿時，尋址到第1個點處，調制相位為0
　　elsif( jump_low=′1′)  then count202s<=″00110010″；
　　　　　　　　　--碼元下跳沿時，尋址到第51個點值處，調制相位為180°
　　else  count202s<=count202s+′1′；
　　end if；
　　if(reset=′1′) then  count202c<=″01100101″；--余弦離散
　　　　　　　　--采樣點值尋址值先初始化到第101個點值處
　　elsif (en=′1′) then
　　if(count202c=″11001001″) and (jump_low=′0′) then
　　count202c<=″01100101″；--尋址到第200個點值處并且
　　　　　　　　--不是碼元的下跳沿時，回到第101個點值處
　　elsif(jump_high=′1′)  then  count202c<=″01100101″；
　　　　　　　　--上跳沿時，尋址到第101個點處，調制相位為0
　　elsif ( jump_low=′1′)   then count202c<=″10010111″；
　　　　　　　　--碼元下跳沿時，尋址到第151個點址處，調制相位為180°
　　else count202c<=count202c+′1′；
　　end if；
　　end if；
　　m 系列調相模塊的編譯仿真波形圖如圖4所示。從圖4中可看出該模塊的功能完全正確。

2.1.2 AD9857控制及串口配置模塊
　　AD9857數字正交上變頻器主要有并口和串口二大部分需要設置。并口輸入數據由m系列偽隨機碼調相后的I/Q2路14位補碼格式的基帶數據流輪流提供。串口內各寄存器的配置是整個設計的關鍵，包括工作模式、頻率控制字、時鐘倍頻、濾波器的內插因子和輸出增益控制等參數的設置。根據串口讀寫時序要求本部分的設計用VHDL語言編程實現。
2.1.3 VXI總線接口模塊的設計
　　VXI總線是在VME總線和GPIB總線的基礎上發展起來的一種新型儀器系統總線。它吸取了VME和GPIB總線的優點，并結合儀器測量系統的自身特點而增加了許多新的性能，如零槽模塊功能、資源管理器、配電、冷卻和電磁兼容等[6]。新一代高頻地波雷達系統即基于VXI總線傳輸模式。
　　VXI總線模塊儀器可分為寄存器基、消息基、存儲器基和擴展器件4個部分。用得較多的是前2種器件。寄存器基器件的VXI總線接口基本要求是只需具有配置寄存器，且與這種器件的通信是通過對寄存器的讀、寫來完成的，它不能控制其他器件，只能受其他器件的控制。消息基器件不僅應具有總線配置寄存器，而且還應能進行更高級的通信，支持更復雜的協議，如字串行協議等，它可以控制其他器件，也可被其他器件控制。
　　本設計中的信號發射模塊基于寄存器基，其VXI總線接口模塊中除了具有基本的配置寄存器，因該接口的通用性，它還要與接收模塊等其他部分相兼容，因此其內部還有中斷接口、數據傳輸接口等。本部分的設計也是根據VXI總線使用規范及時序要求，采用VHDL編程語言中的狀態機方式實現。
2.2 數字上變頻技術
　　傳統的雷達發射系統一般采用鎖相環（PLL）電路將模擬基帶信號倍頻到系統所需的載波頻率上，然后再接一個模擬乘法器來完成調制功能。與傳統鎖相環技術相比，數字上變頻技術具有頻率分辨率高、相位線性變化、易于數字控制等優點，正得到越來越廣泛的應用。典型的數字上變頻器有AD公司的AD9856、AD9857以及Harris公司的HSP50215和Gray公司的4路發射芯片GC4114。本設計采用AD9857。AD9857數字正交上變頻器一般有3種工作模式：正交調制模式、單頻輸出模式和內插DAC模式。工作在正交調制模式時，I/Q 2路數字基帶信號交替輸入，再分成2路，經過CIC濾波器、可編程內插器后送入正交調制器。DDS核提供一個正交的本振信號到正交調制器，與I/Q 2路數據相乘相加，產生一個正交調制的數據流，這些都在數字域完成。最后通過14位的DAC輸出正交調制的模擬信號；工作在單頻輸出模式時，AD9857相當于一個DDS頻率源，不接受外部數據。DDS核在頻率控制字的控制下產生一個單頻數字信號，再經DAC輸出；工作在內插DAC模式時，輸入14位的I通道數據，經過內插后再經DAC輸出。該模式下對信號進行過采樣操作，但保持原始信號頻譜不變。在本設計中采用正交調制模式。
2.3 后續處理電路
　　由圖2可知，后續處理電路主要包括經AD9857數字正交上變頻器上變頻后的中頻模擬信號的A/D 轉換、濾波和功率放大等環節。軟件無線電的目標是在較高的中頻、甚至射頻段就開始對信號進行數字化處理，這樣可以減少系統中模擬器件的數量，增加系統的靈活性。為達到此要求，ADC必須有很高的采樣速率和工作帶寬。為適應復雜的電磁環境，還要求ADC具有大的動態范圍。此時的中頻輸出信號，需要高頻窄帶濾波器進行濾波，一般的LC濾波器是不能滿足要求的，要選用工作頻率穩定度高、阻帶衰減特性陡峭、插入損耗小的石英晶體諧振器組成的高頻窄帶濾波器，放大電路部分宜采用低噪聲高帶寬的可調增益放大器。本設計中采用的就是90MHz帶寬的低噪聲可調增益放大器AD603。
3  結束語
　　基于軟件無線電思想，采用m系列偽隨機碼調相體制的新一代高頻地波雷達系統的中頻將達到40.5MHz。因此一些關鍵技術要有所突破，主要包括數字上變頻技術和數字下變頻技術、高速A/D和D/A變換技術、開放式總線結構技術和高速數字信號處理技術等。本設計中的基于AD9857數字正交上變頻器的偽隨機碼調相體制高頻地波雷達發射部分系統的方案就是按上述要求實現的，并已取得了初步成功。
參考文獻
1   許丹，田建生.基于DSP的雷達信號采集處理系統.武漢大學 學報（理學版），2001；(10)
2   褚振勇，翁木云.FPGA設計及應用.西安：西安電子科技大學出版社，2002
3   吳世才，楊子杰.高頻地波雷達信號波形分析.武漢大學學報（理學版），2001；(10)
4   林可祥，汪一飛.偽隨機碼的原理與應用.北京：人民郵電出版社，1978
5   徐志軍，徐光輝.CPLD/FPGA的開發與應用.北京：電子工業出版社，2003
6   林茂六，王麗.VXI總線雷達自動測試系統.哈爾濱：哈爾濱工業大學出版社，2001