摘  要： 提出了一款應(yīng)用于RF無線收發(fā)芯片的高精度電流偏置電路。綜合考慮功耗、面積和失調(diào)電壓對基準(zhǔn)電壓的影響，設(shè)計(jì)了一款符合實(shí)際應(yīng)用的帶隙基準(zhǔn)電路。并以帶隙基準(zhǔn)電路作基準(zhǔn)電流源的偏置，采用電壓電流轉(zhuǎn)換器結(jié)構(gòu)設(shè)計(jì)了具有高電源電壓抑制比（PSRR）的基準(zhǔn)電流源。電流鏡采用輔助運(yùn)放的設(shè)計(jì)方法來提高電流鏡的輸出阻抗，減小溝道調(diào)制效應(yīng)對輸出的基準(zhǔn)電流的影響，從而提高輸出基準(zhǔn)電流的精度。采用0.35 μm CMOS工藝設(shè)計(jì)芯片版圖，版圖面積為0.18 mm2。提取寄生參數(shù)（PEX）仿真結(jié)果表明，該電路在-55 ℃~+90 ℃范圍內(nèi)的溫度系數(shù)為15.5 ppm/℃，室溫下基準(zhǔn)電壓為1.203 5 V；在低頻段電流源的電源抑制比為90 dB；在外接電阻從1 kΩ~400 kΩ變化時，輸出基準(zhǔn)電流誤差范圍是0.000 1 μA。
關(guān)鍵詞： 基準(zhǔn)電流；電流鏡；版圖

　基準(zhǔn)電路要求產(chǎn)生一個獨(dú)立于電源電壓和工藝，并具有特定溫度特性的直流電壓或者直流電流，包括基準(zhǔn)電壓源和基準(zhǔn)電流源兩種。基準(zhǔn)電流源在射頻/模擬和數(shù)模混合集成電路中廣泛應(yīng)用，其精度直接影響整個芯片的性能。在基準(zhǔn)電壓電路中，帶隙基準(zhǔn)電路能夠產(chǎn)生一個與電源和工藝參數(shù)相關(guān)度很弱并具有確定溫度特性的直流電壓，得到了廣泛地應(yīng)用。通常實(shí)現(xiàn)基準(zhǔn)電流源有兩種方法：一是將具有正溫度系數(shù)的電流和具有負(fù)溫度系數(shù)的電流進(jìn)行加權(quán)求和，這種方法得到的電流溫度特性較好[1]；二是把帶隙基準(zhǔn)電壓加在電阻兩端從而產(chǎn)生基準(zhǔn)電流，在已有帶隙基準(zhǔn)電壓的情況下無需增加過多器件即可得到基準(zhǔn)電流[2]，同時，帶隙基準(zhǔn)具有較高的電源抑制比，可提高基準(zhǔn)電流的輸出精度。
　RF無線收發(fā)芯片會受到串?dāng)_和襯底噪聲的影響，因此電源的噪聲比較大，對于電流源這樣精度要求高的模擬電路就要有較高的電源抑制比。本文設(shè)計(jì)了一種應(yīng)用于射頻（RF）無線收發(fā)機(jī)SoC芯片中高精度的電流偏置電路。即把帶隙基準(zhǔn)電壓加在電阻的兩端，產(chǎn)生基準(zhǔn)電流，可提高基準(zhǔn)電流的電源電壓抑制比。采用增益提高型電流鏡電路，提高輸出阻抗，減小溝道長度調(diào)制效應(yīng)對基準(zhǔn)電流的影響，產(chǎn)生高精度電流的偏置電路。基準(zhǔn)電流偏置電路整體架構(gòu)如圖1所示。

1 帶隙基準(zhǔn)以及啟動電路
1.1帶隙基準(zhǔn)電壓核心電路
　本文采用的帶隙基準(zhǔn)電路如圖2所示，M9~M12構(gòu)成低壓共源共柵電流源結(jié)構(gòu)，提高了輸出阻抗，從而減小溝道長度調(diào)制效應(yīng)對3路電流匹配精度的影響。同時，該結(jié)構(gòu)與傳統(tǒng)共源共柵結(jié)構(gòu)相比，能減小消耗的電壓余度，適合在低電源電壓中應(yīng)用。M5/M6/Q0和M7/M8/Q1分別為帶隙基準(zhǔn)核心電路M13/M15和M10/M12/M18管提供偏置電壓。

　電流源的電源電壓抑制比如圖7所示。在低頻段，增益為90 dB，即使頻率在10 kHz，也有較高增益（30 dB），說明電流源具有較強(qiáng)的抗干擾能力。圖8是電流鏡在外接電阻Rout從1 kΩ~400 kΩ之間變化時，輸出基準(zhǔn)的電流大小變化，誤差范圍為0.000 1 μA，因此可以提供高精度的電流偏置。過A點(diǎn)后，由于外接電阻過高，導(dǎo)致外接電阻上的壓降很大，使MOS管進(jìn)入線性區(qū)工作，因此電流會迅速減小。

　本文設(shè)計(jì)了一款應(yīng)用于RF無線收發(fā)芯片的高精度基準(zhǔn)電流偏置電路，包括帶隙基準(zhǔn)、基準(zhǔn)電流源和電流鏡電路的設(shè)計(jì)。設(shè)計(jì)帶隙基準(zhǔn)電路時，通過對功耗、面積和失調(diào)電壓對基準(zhǔn)電壓的影響進(jìn)行綜合考慮，實(shí)現(xiàn)電路的最優(yōu)設(shè)計(jì)。設(shè)計(jì)電流源時以帶隙基準(zhǔn)電路做偏置，并采用電壓電流轉(zhuǎn)換器結(jié)構(gòu)提高電流鏡的電源抑制比。為了得到高精度的輸出基準(zhǔn)電流，本文采用了增益提高型電流鏡電路，提高電流鏡的輸出阻抗，抑制了溝道長度調(diào)制效應(yīng)對輸出基準(zhǔn)電流的精度影響。采用了0.35 μm CMOS工藝設(shè)計(jì)芯片版圖，版圖面積為0.18 mm2。提取寄生參數(shù)后，PEX仿真得到，在外接電阻從1 kΩ~400 kΩ變化時，輸出基準(zhǔn)電流的誤差為0.000 1 μA，符合高精度電流偏置電路的要求。
參考文獻(xiàn)
[1] FIORI F， ROVETTI P S. Compact temperture-compensated CMOS current reference[J]. Electronics Letters， 2003，39（1）：724-728.
[2] BADILLO D A. 1.5V CMOS current reference with extenged temperature operating range[C]. IEEE International Symposium on Circuits and System， ISCAS 2002， 2002：197-200.
[3] 拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2003.
[4] ELDBIB I， MUSIL V. Self-cascode current controlled CCII based-tunable band pass filter[C]. 18th International Conference on Radioelektronika， 2008：24-25.
[5] 周瑋，吳貴能，李儒章.一種高電源抑制比CMOS運(yùn)算放大器[J].微電子學(xué)，2009，39（3）：340-343.
[6] ZEKI A， KUNTMAN H. Accurate and high output    impedance current mirror suitable for CMOS current output  stages[J]. IEEE 1997 Electronics Letters，1997，33（12），1042-1043.