網絡處理器芯片主要用于構建網絡通信基礎設施平臺，對于位于網絡通信終端節點的用戶來說，通常是透明而不可見的。因此，與通用CPU以及嵌入式CPU等大眾電子消費密切相關的通用處理器芯片相比，網絡處理器(Network Processor)芯片一直以來很少能夠獲得廣泛的關注。
實際上，網絡處理器廣 泛應用于包括路由器、交換機等各類網絡核心設備中，它特定應用于網絡通信領域的各種任務，例如報文處理、協議分析、路由查找、防火墻以及QoS等。網絡處 理器芯片對于網絡通信基礎設施的重要性，阿爾卡特朗訊公司的 Basil Alwan有一句話形容得很貼切，“網絡處理器是網絡設備最根本的基因，它定義了路由器平臺的能力、可擴展性以及面向未來演化的可能性[1]”。
國內外研制情況
經過多年的發展，網絡處理器正逐漸替代網絡通信設備中固定功能的ASIC芯片，已成為構建網絡通信系統的戰略性核心器件。商用網絡處理器市場在不斷增長，而市場上網絡處理器芯片產品則基本上來自國外廠商。
傳統網絡處理器按核心處理單元的不同可以分為兩類，即基于微核的網絡處理器(NPU)以及基于通用CPU核的網絡處理器(GNP)，主要區別如表1所示。
目前，典型商用網絡處理器芯片包括阿爾卡特朗訊的FP系列[1]、Marvell 公司的Xelerated系列[2]、EZchip的NP系列[3]等。上述網絡處理器通常采用多核多線程、超流水等高級體系結構，利用功能部件定制優化、深亞微米集成電路設計等技術提高報文處理性能，其中多款網絡處理器可以達到400Gbps報文處理要求。
阿爾卡特朗訊公司的FP3網絡處理器集成共288個RISC Core，主頻可達1GHz，其中每32個Core為一個Cluster，共9個Cluster。它采用多Pipeline處理模型，FP3的報文轉發處 理能力高達400Gbps。與FP3類似，Marvell公司的HX4100網絡處理器(原Xelerated公司)也采用類似的多Pipeline處理 模型，通過集成數百個支持VLIW指令集的PISC(Packet Instruction set computer)專用處理器核，也可實現400Gbps線速報文處理。值得一提的是，HX4100流水線間得PISC采用同步數據流體系結構，從而避免 了控制流模型中的指令相關性對性能的影響，可確保系統獲得確定性的處理性能。EZchip的NP-5采用Functional Pipeline處理模型，處理流程映射到4級面向任務優化的處理引擎，采用專用指令集，基于功能編程語言(FPL)開發，分組處理能力達到 240Gbps。上述芯片產品都屬于基于微核的網絡處理器，大多采用流水線方式組織，以提供極高的報文轉發處理性能，在芯片功耗方面具有優勢，主要缺點是 通常僅支持微碼編程，軟件開發復雜困難。
Broadcom公司的XLP II 900網絡處理器[4]集成了多達80個通用CPU核(nxCPUs)，具有三級 Cache存儲子系統和4個DDR3內存控制器，采用并行處理架構，可提供160Gbps報文轉發處理性能。通過集成安全加速引擎，其可支持高性能的加 密、認證以及深度報文檢測等功能。Cavium公司的OCTEON III網絡處理器[5]也采用并行架構，通過集成48個64位 MIPSCPU核和大量的加速引擎，可提供100Gbps報文轉發處理能力，并支持廣泛的網絡業務處理硬件加速。上述芯片產品都屬于基于通用CPU核的網 絡處理器(GNP)，面向支持多樣化網絡高層協議和業務處理設計，具有較強的可編程性，通常可以支持C/C++高級語言編程，并運行通用Linux操作系 統，從而為開發人員帶來便捷。然而，集成度與功耗問題嚴重制約了GNP的性能提升。
從國內來看，華為、中興等網絡設備廠商以及國防科大等科研院所早已基于國外成熟網絡處理器芯片設計了多款高性能路由器產品，并已經在國內外市場 上得到廣泛應用。國防科大、西安電子科大以及清華大學等單位在國內也較早開展了網絡處理器研制，取得了一定進展和技術積累，但與國外仍有一定差距，目前還 沒有成熟的國產商用網絡處理器芯片產品。
隨著國家戰略層面對網絡通信基礎設施安全及自主創新能力的重視，作為構建網絡通信設備的核心器件，網絡處理器芯片的國產化將是一種必然。為了選擇一條切實可行的網絡處理器研制的技術途徑，必須充分把握網絡處理器研制所面臨的挑戰和技術發展趨勢。
研制挑戰與技術趨勢
與通用CPU不同，網絡處理器芯片研制一方面涉及網絡通信、微電子、操作系統以及處理器體系結構等多個領域的技術，設計難度大;另一方面其處理性能必須能夠匹配飛速增長的網絡接口帶寬需求，硬性要求高。因此，網絡處理器芯片復雜度高、實現困難，其研制周期長，投入資金高昂，研發難度非常大，這也是國產商用高性能網絡處理器遲遲未取得突破的重要原因。以思科公司為例，其SPP網絡處理器于1999年開始設計，2003年才在cisco的第一臺集群路由器CRS-1中使用;而其在2008年設計完成的QFP網絡處理器前后共花費1億美金才研制成功，商用高性能網絡處理器的研制難度可見一斑。
從技術發展趨勢看，隨著軟件定義網絡(Software Defined Network，SDN)、網絡功能虛擬化(Network Function Virtualization)等技術的出現和發展，對網絡通信設備的可編程性提出更高要求。不斷演化的網絡通信業務和協議也要求構建網絡通信設備的核心 器件必須能夠易于編程開發，以期加快系統研制進度、降低開發成本并實現投資保護。基于通用CPU核的網絡處理器GNP雖然提供高度的可編程性支持，然而在功耗及芯片集成度方面的天然劣勢使其難以滿足飛速增長的網絡通信帶寬的需求。
針對上述問題，Intel公司提出未來的通信處理平臺應該以通用多核CPU為核心，采用芯片組方式，從而在性能與可編程性間獲得完美折衷。Intel的Crystal Forest通信處理平臺[6]采 用雙Xeon處理器作為分組處理的主要功能單元，通過集成片外QuickAssist加速器，將DPI、加解密以及解壓縮等常用的分組處理功能卸載到 QuickAssist加速器中。從軟件層面看，QuickAssist通過提供加速器抽象層，隔離各種物理實體，從而允許上層軟件都通過統一接口訪問多 樣化的硬件加速器。雖然，Crystal Forest通信平臺目前僅可以支持約100Gbps的流量的線速處理，與業界高性能網絡處理器有一定差距，但是我們認為Intel提出的基于通用多核 CPU的多芯片解決方案值得思考和借鑒。多芯片解決方案可以有效緩解對網絡處理器芯片設計的性能壓力，并在系統升級、部署方面提供更大的靈活性。在思科以 及阿爾卡特朗訊最近推出的高性能核心路由器中(例如思科CRS-3)，高性能轉發線卡都集成多個處理芯片協同完成分組轉發處理業務。
國產化技術途徑
在把握了網絡處理器芯片研制挑戰以及發展趨勢的基礎上，我們認為基于國產通用多核CPU+可編程網絡處理引擎(NPE)的架構是網絡處理器芯片 國產化一條現實可行的技術途徑。實際上，網絡處理器研制與高性能CPU及通用操作系統研制有很多共性技術，例如高性能RISC核設計、片上網絡、低延時高 帶寬的存儲器接口、操作系統和編譯系統等。以飛騰、龍芯為代表的國產通用多核CPU以及以麒麟為代表的國產操作系統在國家核高基等項目支持下已取得巨大突 破，其相關成果已經在國家信息系統建設中發揮重要作用。因此，有效利用國產高性能CPU和操作系統的研究成果，并對其網絡處理能力進行充分挖潛，是縮短國 產網絡處理器芯片研制周期，降低研制成本和風險的有效途徑。
然而，通用多核CPU主要面向通用計算領域設計，適用于計算密集型的應用。而網絡處理器則主要面向網絡處理領域設計，適用于訪存密集型應用。如 何提高通用CPU的訪存計算比(MCR)是決定能否利用通用CPU進行網絡處理的關鍵。針對這一問題，國防科技大學課題組對網絡處理器實現模型和途徑進行 了深入研究和探索，提出應擺脫傳統以多核軟件為核心的實現模型，由可編程硬件(即NPE)定義網絡報文的處理路徑，并對性能敏感的功能進行硬化卸載，從而 有效降低通用多核CPU軟件的處理壓力，實現系統性能提升。這種“硬件定義”的處理模型允許在不改變現有通用多核CPU內部架構、不對其內部實現進行特定 優化的前提下，縮短網絡處理器研制周期，降低研制成本，從而有效加速網絡處理器芯片的國產化進程。
總結
網絡處理器芯片作為構建網絡通信基礎設施的核心器件，其國產化必須綜合考慮芯片的設計復雜度和研制難度，準確把握技術發展趨勢。我們認為，國產通用多核CPU與可編程網絡處理引擎(NPE)相結合的體系結構是解決網絡處理器“中國芯”的問題的一條希望之路。
參考文獻：
[1] 阿爾卡特朗訊FP3網絡處理器[R/OL]，http://www.alcatel-lucent.com/products/fp3.
[2]Marvell Xelerated網絡處理器[R/OL]，http://www.marvell.com/network-processors/xelerated-hx/.
[3]EZchip NP-5網絡處理器[R/OL]，http://www.ezchip.com/p_np5.htm.
[4]Broadcom XLP900網絡處理器[R/OL]， http://www.broadcom.com/products/Processors/Enterprise/XLP900-Series
[5]CaviumOcteon III網絡處理器[R/OL]，http://www.cavium.com/OCTEON-III_CN7XXX.html.
[6]TianTian, Alexander Belousov. Intel下一代通信平臺數據平面解決方案，2012.12.