隨著處理器被添加到傳統(tǒng)FPGA中，可編程性被添加到ASIC中，F(xiàn)PGA和ASIC的分界線日益模糊。

　　FPGA變得比之前更加流行了。現(xiàn)在的FPGA不再只是查找表（LUT）和寄存器的簡單組合了，它已經(jīng)成為系統(tǒng)探索的架構(gòu)，以及驗證未來ASIC設計架構(gòu)的橋梁。

　　從基本的可編程邏輯器件到復雜的SoC器件，當今的FPGA家族陣營極其龐大。在包括汽車和其它應用的AI、企業(yè)網(wǎng)絡、航空航天、國防和工業(yè)自動化等各種應用領域，F(xiàn)PGA使得芯片制造商可以在必要時以更新的方式部署實施系統(tǒng)。在這種標準、協(xié)議和最佳實現(xiàn)仍然在探索中，而且要求具備成本競爭力的新興市場中，F(xiàn)PGA的靈活性至關重要。

　　這就是賽靈思決定在其Zynq FPGA中添加ARM內(nèi)核以創(chuàng)建FPGA SoC的原因所在，Aldec市場總監(jiān)Louie de Luna表示。“最重要的是，供應商已經(jīng)改進了工具流程嗎，這使得人們對Zynq產(chǎn)生了很大的興趣。他們的SDSoC開發(fā)環(huán)境看起來很像C語言，對開發(fā)人員很友好，因為應用程序通常是用C語言編寫的。他們將軟件功能放到開發(fā)環(huán)境中，允許用戶將這些功能分配到具體的硬件上。”

　　其中有些FPGA不只是像SoC，他們本身就是SoC。

　　“他們可能包含多個嵌入式處理器、專用計算引擎、復雜接口以及大容量存儲器等，”O(jiān)neSpin SoluTIons綜合驗證產(chǎn)品專家Muhammad Khan說。 “系統(tǒng)架構(gòu)師規(guī)劃并使用FPGA的可用資源，就像他們在ASIC上所做的那樣。設計團隊使用綜合工具將他們的System Verilog、VHDL或System C RTL代碼映射到基礎邏輯元素中。對于大部分設計過程來說，專門針對FPGA或ASIC或全定制芯片的設計差異正在減少。”

　　ArterisIP首席技術官Ty Garibay非常熟悉這一演變。“賽靈思2010年開始在Zynq上實踐這種路線，他們定義了一款產(chǎn)品，把ARM SoC的硬宏納入到了當時現(xiàn)有的FPGA中，”他說。 “然后，Altera招募了我做基本上同樣的事情。它的價值主張在于許多客戶都想要SoC子系統(tǒng)，但是SoC的特性尤其是處理器那部分并不適合綜合到FPGA中。將這種級別的功能嵌入到實際的可編程邏輯中令人望而卻步，因為它幾乎用盡了整個FPGA的資源。但是它可以作為整個FPGA芯片的一小部分或一小部分，作為一個硬性的功能而存在。雖然你沒有為SoC提供真正可重構(gòu)邏輯的能力，但是它們可以通過軟件編程，以這種方式改變功能。”

　　“這意味著，這種結(jié)構(gòu)可以同時具備軟件可編程功能、硬宏和硬件可編程功能，他們可以一起工作，”他說。 “這類期間有一些相當理想的目標市場，尤其是在低成本的汽車控制領域，在這種系統(tǒng)中一般都會以中等性能的微控制器搭配FPGA，現(xiàn)在客戶會說，‘我現(xiàn)在可以將整個功能放到FPGA芯片的硬宏上，以減少電路板空間，減少BOM并降低功耗。’”

　　這也符合過去30年FPGA的發(fā)展趨勢。最初的FPGA只是可編程結(jié)構(gòu)和一組I/O。隨著時間的推移，內(nèi)存控制器、SerDes、RAM、DSP和HBM控制器都慢慢地被硬化了。

　　Garibay說：“FPGA供應商一直在繼續(xù)增加芯片面積，同時也在繼續(xù)增加越來越多的硬邏輯，這些邏輯被相當大比例的客戶群普遍使用。現(xiàn)在，這些硬邏輯轉(zhuǎn)變成軟件可編程器件。在ARM SoC之前添加的大多數(shù)東西都是不同形式的硬件，主要與I/O有關，但也包括DSP，DSP有足夠的應用計劃，因此，通過將DSP硬化，可以節(jié)省可編程邏輯門。”