臺灣工研院產(chǎn)科國際所預估，未來5G高頻通訊芯片封裝可望朝向AiP技術(shù)和扇出型封裝技術(shù)發(fā)展。法人預期臺積電、日月光和力成等可望切入相關(guān)封裝領(lǐng)域。
展望未來5G時代無線通訊規(guī)格，工研院產(chǎn)業(yè)科技國際策略發(fā)展所產(chǎn)業(yè)分析師楊啟鑫表示，可能分為頻率低于1GHz、主要應用在物聯(lián)網(wǎng)領(lǐng)域的5G IoT；以及4G演變而來的Sub-6GHz頻段，還有5G高頻毫米波頻段。
觀察5G芯片封裝技術(shù)，楊啟鑫預期，5G IoT和5GSub-6GHz的封裝方式，大致會維持3G和4G時代結(jié)構(gòu)模組，也就是分為天線、射頻前端、收發(fā)器和數(shù)據(jù)機等四個主要的系統(tǒng)級封裝（SiP）和模組。
至于更高頻段的5G毫米波，需要將天線、射頻前端和收發(fā)器整合成單一系統(tǒng)級封裝。
AiP將成主流
在天線部分，楊啟鑫指出，因為頻段越高頻、天線越小，預期5G時代天線將以AiP（Antenna in Package）技術(shù)與其他零件共同整合到單一封裝內(nèi)。
所謂AiP，就是片上天線，其實本身的原理并不十分復雜，和傳統(tǒng)的微帶天線相比，主要區(qū)別是把介質(zhì)基板換成了芯片上面的封裝。AiP最近兩年其實發(fā)展比較快，這和毫米波的發(fā)展是離不開的。
簡單來理解，AiP將天線集成到芯片中，其優(yōu)點在于可以簡化系統(tǒng)設計，有利于小型化、低成本。但是了解電磁場理論的朋友都知道，諧振型天線的輻射效率與其電尺寸密切相關(guān)，天線最大增益更是受到物理口徑的嚴格限制。傳統(tǒng)的民用通信頻率多工作在10GHz以下。以民用最廣的2.4GHz為例(Wifi,藍牙等)，其空氣中半波長約為6cm。為使天線達到可以實用的效率，需要大大增加原有芯片封裝的長寬高。這樣對小型化和低成本都很難有貢獻，反而是更大的副作用。
隨著無線通信的發(fā)展，10GHz以下頻譜消耗殆盡，民用通信終于在近幾年轉(zhuǎn)移向資源更廣闊的毫米波段。 顧名思義，毫米波段波長在1-10mm這個量級。片上天線的尺寸可以小于一般的芯片封裝。這就為AiP的實用帶來了新的機遇。
以60GHz為例，片上天線單元僅為1-2mm（考慮到封裝具有一定的介電常數(shù)），因此芯片封裝不但可以放得下一個單元，而是可以放得下小型的收發(fā)陣列。去年Google推出的黑科技Project Soli 就是這樣的一個片上系統(tǒng)（如下圖，四個方片狀的金屬片就是AiP）。 該芯片及套件今年即將上市。
另外，現(xiàn)在火熱的77GHz車載雷達，也有供應商提供了AiP的片上系統(tǒng)，并即將量產(chǎn)。當然，這樣的雷達功能也相對較弱，但是在低成本、小型化方面卻取得了優(yōu)勢。
Fan-out已經(jīng)火熱
除了用載板進行多芯片系統(tǒng)級封裝外，楊啟鑫表示，扇出型封裝（Fan-out）因可整合多芯片、且效能比以載板基礎的系統(tǒng)級封裝要佳，備受市場期待。我們來看一下Fan-Out的發(fā)展。
在2009-2010年期間，扇出型晶圓級封裝（Fan-Out Wafer Level Packaging, FOWLP）開始商業(yè)化量產(chǎn)，初期主要由英特爾移動（Intel Mobile）推動。但是，扇出型晶圓級封裝被限制于一個狹窄的應用范圍：手機基帶芯片的單芯片封裝，并于2011年達到市場極限。2012年，大型無線/移動Fabless廠商開始進行技術(shù)評估和導入，并逐步實現(xiàn)批量生產(chǎn)。
2013-2014年，扇出型晶圓級封裝面臨來自其它封裝技術(shù)的激烈競爭，如晶圓級芯片尺寸封裝（WLCSP）。英特爾移動放棄了該項技術(shù)，2014年主要制造商也降低了封裝價格，由此市場進入低增長率的過渡階段。
2016年，TSMC在扇出型晶圓級封裝領(lǐng)域開發(fā)了集成扇出型（Integrated Fan-Out, InFO）封裝技術(shù)用于蘋果iPhone 7系列手機的A10應用處理器。蘋果和TSMC強強聯(lián)手，將發(fā)展多年的扇出型封裝技術(shù)帶入了量產(chǎn)，其示范作用不可小覷，扇出型封裝行業(yè)的“春天”終于到來！
扇出型封裝技術(shù)的發(fā)展歷史
從技術(shù)特點上看，晶圓級封裝主要分為扇入型（Fan-in）和扇出型（Fan-out）兩種。傳統(tǒng)的WLP封裝多采Fan-in型態(tài)，應用于引腳數(shù)量較少的IC。但伴隨IC信號輸出引腳數(shù)目增加，對焊球間距（Ball Pitch）的要求趨于嚴格，加上印刷電路板（PCB）構(gòu)裝對于IC封裝后尺寸以及信號輸出引腳位置的調(diào)整需求，扇出型封裝方式應運而生。扇出型封裝采取拉線出來的方式，可以讓多種不同裸晶，做成像WLP工藝一般埋進去，等于減一層封裝，假設放置多顆裸晶，等于省了多層封裝，從而降低了封裝尺寸和成本。各家廠商的扇出型封裝技術(shù)各有差異，在本文以臺積電的集成扇出型晶圓級封裝（integrated fan out WLP，以下簡稱InFO）進行詳細介紹。
臺積電在2014年宣傳InFO技術(shù)進入量產(chǎn)準備時，稱重布線層（RDL）間距（pitch）更小（如10微米），且封裝體厚度更薄。
InFO給予了多個芯片集成封裝的空間，比如：8mm x 8mm平臺可用于射頻和無線芯片的封裝，15mm x 15mm可用于應用處理器和基帶芯片封裝，而更大尺寸如25mm x 25mm用于圖形處理器和網(wǎng)絡等應用的芯片封裝。
相比倒裝芯片球柵格陣列（FC-BGA）封裝，InFO優(yōu)勢非常明顯。對于無源器件如電感、電容等，InFO技術(shù)在塑封成型時襯底損耗更低，電氣性能更優(yōu)秀，外形尺寸更小，帶來的好處則是熱性能更佳，在相同的功率分配下工作溫度更低，或者說相同的溫度分布時InFO的電路運行速度更快。
在InFO技術(shù)中，銅互連形成在鋁PAD上，應用于扇出型區(qū)域以制造出高性能的無源器件如電感和電容。與直接封裝在襯底的片式（on-chip）電感器相比，厚銅線路的寄生電阻更小，襯底與塑封料間的電容更小，襯底損耗更少。以3.3nH的電感為例，65nm的CMOS采用on-chip封裝方式其品質(zhì)因子Q為12，而InFO封裝則可達到高峰值42。電感與塑封料越接近，損耗因子越小，Q值越高。當然，如果電感直接與塑封料接觸，性能最佳。
從廠商來看，法人預估臺積電和中國大陸江蘇長電科技積極布局，此外日月光和力成也深耕面板級扇出型封裝，未來有機會導入5G射頻前端芯片整合封裝。
資策會產(chǎn)業(yè)情報研究所（MIC）日前表示，5G是明年通訊產(chǎn)業(yè)亮點之一，估5G智慧手機最快明年初亮相，2021年起顯著成長。