《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 測試測量 > 設(shè)計應(yīng)用 > 基于FPGA的高精度鑒相器實現(xiàn)
基于FPGA的高精度鑒相器實現(xiàn)
2020年電子技術(shù)應(yīng)用第10期
董淑豪1,吳東岷2
1.中國科學(xué)技術(shù)大學(xué) 微電子學(xué)院,安徽 合肥230026; 2.中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所,江蘇 蘇州215000
摘要: 基于模擬電路的鑒相器雖然響應(yīng)速度快,但是很難達(dá)到較高的精度,并且開發(fā)周期長不易優(yōu)化。為了可以實時檢測MEMS器件諧振時微小的相位變化,提出一種基于FPGA的高精度鑒相器。該鑒相器主要是由數(shù)字混頻器、FIR數(shù)字濾波器、DDS信號發(fā)生器以及模數(shù)轉(zhuǎn)換電路組成。鑒相方法是通過將被測信號與一同頻、相位可調(diào)、且初始相位為90°的參考信號混頻,并通過高階FIR濾波器提取與相位有關(guān)的差頻信號,調(diào)節(jié)參考信號相位使得此差頻信號趨近于0,則此參考信號的相位調(diào)節(jié)量即為被測信號的相位。鑒相器的時鐘頻率為100 MHz,鑒相精度可以達(dá)到0.000 1°。工作頻率靈活可調(diào),并且應(yīng)用于鎖相環(huán)中時,可以很方便地與MEMS器件的驅(qū)動電路兼容。
關(guān)鍵詞: FPGA FIR 鑒相器 DDS MEMS
中圖分類號: TN763.3
文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.200377
中文引用格式: 董淑豪,吳東岷. 基于FPGA的高精度鑒相器實現(xiàn)[J].電子技術(shù)應(yīng)用,2020,46(10):57-60,78.
英文引用格式: Dong Shuhao,Wu Dongmin. Realization of high precision phase detector based on FPGA[J]. Application of Electronic Technique,2020,46(10):57-60,78.
Realization of high precision phase detector based on FPGA
Dong Shuhao1,Wu Dongmin2
1.School of Microelectronics,University of Science and Technology of China,Hefei 230026,China; 2.Suzhou Institue of Nano-Tech and Nano-Bionics,Suzhou 215000,China
Abstract: Although the response speed of the phase detector based on analog circuit is fast, it is difficult to achieve high precision, and the development cycle is long and difficult to optimize. In order to detect the tiny phase change of micro-electro-mechanical system(MEMS) devices in real time, a high-precision phase detector based on field programmable gate array(FPGA) is proposed. The phase detector is mainly composed of digital mixer, finite impulse response(FIR) digital filter, direct digital synthesis(DDS) signal generator and analog digital converter conversion circuit. The phase detection method is to mix the measured signal with the reference signal with the same frequency, adjustable phase and initial phase of 90°, and extract the phase related difference frequency signal through high-order FIR filter, adjust the reference signal phase to make the difference frequency signal close to 0, then the phase adjustment amount of the reference signal is the phase of the measured signal. The clock frequency of the phase detector is 100 MHz, and the phase accuracy can reach 0.000 1°. The working frequency is flexible and adjustable. When it is used in PLL, it can be easily compatible with the driving circuit of MEMS devices.
Key words : FPGA;FIR;phase detector;DDS;MEMS

0 引言

    微機電系統(tǒng)(Micro-Electro-Mechanical System,MEMS),體積小、功耗低、諧振頻率高、光學(xué)特性好[1],在醫(yī)療、軍事、科研等領(lǐng)域得到廣泛應(yīng)用。在MEMS微振鏡的同步控制過程中,傳統(tǒng)的模擬鑒相器很難達(dá)到較高精度,并且模擬鑒相器開發(fā)周期長,不易優(yōu)化。基于現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)的數(shù)字鑒相器可以大大提高鑒相精度[2],并且靈活可調(diào),方便實現(xiàn)MEMS微鏡的同步控制。




本文詳細(xì)內(nèi)容請下載:http://www.xxav2194.com/resource/share/2000003021




作者信息:

董淑豪1,吳東岷2

(1.中國科學(xué)技術(shù)大學(xué) 微電子學(xué)院,安徽 合肥230026;

2.中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所,江蘇 蘇州215000)

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。
主站蜘蛛池模板: www视频在线观看天堂| 扒下老师的黑色丝袜桶她| 日本精品视频一区二区三区| 日本免费精品一区二区三区| 美女免费视频一区二区三区| 精品成人一区二区三区四区| 91免费视频网| 色噜噜狠狠狠狠色综合久不| 精品人妻VA出轨中文字幕| 波多野结衣在线观看中文字幕 | 高清videosgratis欧洲69| 美女污污视频在线观看| 澳门码资料2020年276期| 李丽珍蜜桃成熟时电影3在线观看 李丽珍蜜桃成熟时电影在线播放观看 | 日本精品一区二区三区在线视频一| 成人欧美一区二区三区小说| 日本边吃奶边摸边做在线视频| 我和室友香蕉第二部分| 大战孕妇12p| 国产成人亚洲精品91专区高清| 啊v在线免费观看| 亚洲欧洲国产视频| 久久99精品国产麻豆不卡| chinesehd国产刺激对白| 黄视频免费下载| 麻豆精品久久久久久久99蜜桃| 脱裙打光屁股打红动态图| 色噜噜狠狠一区二区三区果冻| 精品性高朝久久久久久久| 波多野结衣波多野结衣| 爱我久久国产精品| 最近中文字幕在线中文视频 | 亚洲永久中文字幕在线| 久久国产一区二区三区| 一级毛片在线不卡直接观看| 69tang在线观看| 美女毛片一区二区三区四区| 欧美无人区码卡二卡3卡4免费| 日本边添边摸边做边爱的视频| 大学生初次破苞免费视频| 国产内射大片99|