3月2日,ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微軟、高通、三星、臺積電十大行業巨頭聯合宣布,成立行業聯盟,共同打造小芯片互連標準、推進開放生態,并制定了標準規范“UCIe”。
UCIe標準全稱為“Universal Chiplet Interconnect Express”(通用小芯片互連通道),在芯片封裝層面確立互聯互通的統一標準。該標準最初由Intel提議并制定,后開放給業界,共同制定而成。
據悉，UCIe 1.0標準定義了芯片間I/O物理層、芯片間協議、軟件堆棧等,并利用了PCIe、CXL兩種成熟的高速互連標準。
眾所周知，隨著行業、技術的變化,傳統單一工藝、單一芯片的做法難度和成本都越來越高,亟需變革。為此,芯片巨頭們在推動先進工藝的同時,也在全力開發新的封裝技術,將多顆不同工藝、不同功能的小芯片,通過2D、2.5D、3D等各種方式,整合在一起,更靈活地制造大型芯片。
AMD目前的銳龍、霄龍處理器,Intel未來的酷睿、至強處理器,都是典型的小芯片。Intel Ponte Vecchio計算加速卡更是集大成者,4844平方毫米的空間內封裝了多達63個Tile小芯片單元,使用五種不同的制造工藝,晶體管總數超過1000一個。
當然,以往的小芯片封裝都是各家廠商自行其是,而新的UCIe標準規范,讓不同廠商的小芯片互通成為可能,允許不同廠商、不同工藝、不同架構、不同功能的芯片進行混搭,x86、ARM、RISC-V集成在一起也將變成可能。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。