一種基于SiP技術(shù)的高性能信號(hào)處理電路設(shè)計(jì)
電子技術(shù)應(yīng)用
王慶賀，鄭利華，顧林，江飛
（中國(guó)電子科技集團(tuán)公司第五十八研究所， 江蘇 無(wú)錫 214072）
摘要： 系統(tǒng)級(jí)封裝（System in a Package，SiP）已成為后摩爾時(shí)代縮小電子器件體積、提高集成度的重要技術(shù)路線，是未來(lái)電子設(shè)備多功能化和小型化的重要依托。針對(duì)信號(hào)處理系統(tǒng)小型化、高性能的要求，采用SiP技術(shù)設(shè)計(jì)了一種高性能信號(hào)處理電路。該SiP電路集成了多種裸芯，包括DSP、NOR Flash、DDR3和千兆網(wǎng)PHY芯片，實(shí)現(xiàn)了一種通用的信號(hào)處理核心模塊的小型化，相比于傳統(tǒng)板級(jí)電路在同樣的功能和性能的條件下，該SiP電路的體積和重量更小。
中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.223627
中文引用格式： 王慶賀，鄭利華，顧林，等. 一種基于SiP技術(shù)的高性能信號(hào)處理電路設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2023，49(9)：63-67.
英文引用格式： Wang Qinghe，Zheng Lihua，Gu Lin，et al. Design of a high performance signal processing circuit based on SiP technology[J]. Application of Electronic Technique，2023，49(9)：63-67.
中文引用格式： 王慶賀，鄭利華，顧林，等. 一種基于SiP技術(shù)的高性能信號(hào)處理電路設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2023，49(9)：63-67.
英文引用格式： Wang Qinghe，Zheng Lihua，Gu Lin，et al. Design of a high performance signal processing circuit based on SiP technology[J]. Application of Electronic Technique，2023，49(9)：63-67.
Design of a high performance signal processing circuit based on SiP technology
Wang Qinghe，Zheng Lihua，Gu Lin，Jiang Fei
(The 58th Research Institute of China Electronics Technology Group Corporation， Wuxi 214072， China)
Abstract： System in a Package (SiP) has become an important technical route to reduce the volume of electronic devices and improve the integration degree in the post Moore era. It is an important support for the multi-function and miniaturization of electronic equipment in the future. Aiming at the requirements of miniaturization and high performance of the signal processing system, this paper uses SiP technology to design a high-performance signal processing circuit. The SiP circuit integrates a variety of bare cores, including DSP, NOR Flash, DDR3 and gigabit network PHY chips, realizing the miniaturization of a general signal processing core module. Compared with the traditional board level circuit, the SiP circuit is smaller in size and weight under the same conditions of function and performance.
Key words : SiP；system in a package；DSP；signal processing；miniaturization
0 引言
隨著電子信息技術(shù)的發(fā)展，對(duì)集成電路的體積、質(zhì)量和性能的要求越來(lái)越高。由于半導(dǎo)體工藝接近物理極限，多年來(lái)遵循傳統(tǒng)摩爾定律的晶體管特征尺寸等比例縮小的發(fā)展趨勢(shì)已放緩，難以滿足電子信息產(chǎn)業(yè)發(fā)展的需求。而SiP系統(tǒng)級(jí)封裝技術(shù)在系統(tǒng)層面延續(xù)了摩爾定律，得到行業(yè)越來(lái)越多的關(guān)注[1-3]。SiP技術(shù)是一種把裸芯片、微組件、阻容器件高度集成在一起的封裝技術(shù)。它采用2D平鋪或者3D堆疊的形式把裸芯片、電子元器件通過(guò)異構(gòu)或者異質(zhì)的方式封裝在一起，組成一個(gè)實(shí)現(xiàn)特定系統(tǒng)功能的封裝件。其優(yōu)勢(shì)主要是體積小、質(zhì)量輕、密度大、性能高、可靠性強(qiáng)[4-6]。
針對(duì)信號(hào)處理模塊小型化、高性能需求，本文設(shè)計(jì)了一款基于SIP技術(shù)的高性能信號(hào)處理電路，該電路將多種不同的裸芯片、阻容器件集成在一個(gè)SiP芯片中，其體積更小，質(zhì)量更輕，性能更強(qiáng)。
本文詳細(xì)內(nèi)容請(qǐng)下載：http://www.xxav2194.com/resource/share/2000005639
作者信息：
王慶賀，鄭利華，顧林，江飛
（中國(guó)電子科技集團(tuán)公司第五十八研究所， 江蘇 無(wú)錫 214072）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。