1.轉(zhuǎn)換方式
直接轉(zhuǎn)換ADC

2.電路結(jié)構(gòu)
逐次逼近ADC包括n位逐次比較型A/D轉(zhuǎn)換器如圖11.10.1所示。它由控制邏輯電路、時(shí)序產(chǎn)生器、移位寄存器、D/A轉(zhuǎn)換器及電壓比較器組成。

圖11.10.1逐次比較型A/D轉(zhuǎn)換器框圖

3.工作原理
逐次逼近轉(zhuǎn)換過(guò)程和用天平稱物重非常相似。天平稱重物過(guò)程是，從最重的砝碼開(kāi)始試放，與被稱物體行進(jìn)比較，若物體重于砝碼，則該砝碼保留，否則移去。再加上第二個(gè)次重砝碼，由物體的重量是否大于砝碼的重量決定第二個(gè)砝碼是留下還是移去。照此一直加到最小一個(gè)砝碼為止。將所有留下的砝碼重量相加，就得此物體的重量。仿照這一思路，逐次比較型A/D轉(zhuǎn)換器，就是將輸入模擬信號(hào)與不同的參考電壓作多次比較，使轉(zhuǎn)換所得的數(shù)字量在數(shù)值上逐次逼近輸入模擬量對(duì)應(yīng)值。
對(duì)11.10.1的電路，它由啟動(dòng)脈沖啟動(dòng)后，在第一個(gè)時(shí)鐘脈沖作用下，控制電路使時(shí)序產(chǎn)生器的最高位置1，其他位置0，其輸出經(jīng)數(shù)據(jù)寄存器將1000……0，送入D/A轉(zhuǎn)換器。輸入電壓首先與D/A器輸出電壓（V_REF/2）相比較，如v₁≥V_REF/2，比較器輸出為1，若v_I< V_REF/2，則為0。比較結(jié)果存于數(shù)據(jù)寄存器的D_n-1位。然后在第二個(gè)CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，則此時(shí) v_O=（3/4）V_REF。于是v₁再與（3/4）V_REF相比較，如v₁≥（3/4）V_REF，則次高位D_n-2存1，否則D_n-2=0；如最高位為0，則v_O=V_REF/4，與v_O比較，如v₁≥V_REF/4，則 D_n-2位存1，否則存0……。以此類(lèi)推，逐次比較得到輸出數(shù)字量。

為了進(jìn)一步理解逐次比較A/D轉(zhuǎn)換器的工作原理及轉(zhuǎn)換過(guò)程。下面用實(shí)例加以說(shuō)明。
設(shè)圖11.10.1電路為8位A/D轉(zhuǎn)換器，輸入模擬量v_A=6.84V，D/A轉(zhuǎn)換器基準(zhǔn)電壓V_REF=10V。 根據(jù)逐次比較D/A轉(zhuǎn)換器的工作原理，可畫(huà)出在轉(zhuǎn)換過(guò)程中CP、啟動(dòng)脈沖、D₇～D₀及D/A轉(zhuǎn)換器輸出電壓v_O的波形，如圖11.10.2所示。
由圖11.10.2可見(jiàn)，當(dāng)啟動(dòng)脈沖低電平到來(lái)后轉(zhuǎn)換開(kāi)始，在第一個(gè)CP作用下，數(shù)據(jù)寄存器將D₇～D₀=10000000送入D/A轉(zhuǎn)換器，其輸出電壓 v₀=5V，v_A與v₀比較，v_A>v₀存1；第二個(gè)CP到來(lái)時(shí)，寄存器輸出D₇～D₀=11000000，v₀為7.5V，v_A再與7.5V比較，因v_A<7.5V，所以D₆存0；輸入第三個(gè)CP時(shí)，D₇～D₀=10100000，v₀=6.25V；v_A再與v₀比較，……如此重復(fù)比較下去，經(jīng)8個(gè)時(shí)鐘周期，轉(zhuǎn)換結(jié)束。由圖中v₀的波形可見(jiàn)，在逐次比較過(guò)程中，與輸出數(shù)字量對(duì)應(yīng)的模擬電壓v₀逐漸逼近v_A值，最后得到A/D轉(zhuǎn)換器轉(zhuǎn)換結(jié)果D₇～D₀為10101111。該數(shù)字量所對(duì)應(yīng)的模擬電壓為6.8359375V，與實(shí)際輸入的模擬電壓6.84V的相對(duì)誤差僅為0.06%。

圖11.10.2 8位逐次比較型A/D轉(zhuǎn)換器波形圖

4.特點(diǎn)
(1)轉(zhuǎn)換速度：(n+1)Tcp.速度快。
(2)調(diào)整VREF，可改變其動(dòng)態(tài)范圍。

５.轉(zhuǎn)換器電路舉例
常用的集成逐次比較型A/D轉(zhuǎn)換器有ADC0808/0809系列（8位）、AD575(10位)、AD574A(12位)等。
例11.10.1 4位逐次比較型A/D轉(zhuǎn)換器的邏輯電路如圖11.10.3所示。圖中5移位寄存器可進(jìn)行并入/并出或串入/串出操作，其F為并行置數(shù)端，高電平有效，S為高位串行輸入。數(shù)據(jù)寄存器由D邊沿觸發(fā)器組成，數(shù)字量從Q₄～Q₁輸出，試分析電路的工作原理。

圖11.10.3 4位逐次比較型A/D轉(zhuǎn)換器的邏輯電路

解:電路工作過(guò)程如下：
當(dāng)啟動(dòng)脈沖上升沿到來(lái)后，F(xiàn)F₀～FF₄被清零，Q₅置1，Q₅的高電平開(kāi)啟G₂門(mén)，時(shí)鐘CP脈沖進(jìn)入移位寄存器。在第一個(gè)CP脈沖作用下，由于移位寄存器的置數(shù)使能端F已有0變?yōu)?，并行輸入數(shù)據(jù)ABCDE置入，Q_AQ_BQ_CQ_DQ_E=01111。Q_A的低電平是數(shù)據(jù)寄存器的最高位置1，即Q₄Q₃Q₂Q₁=1000。D/A轉(zhuǎn)換將數(shù)字量1000轉(zhuǎn)換為模擬電壓v_O，送入比較器C與輸入模擬電壓v₁比較，若輸入電壓v_I> v_O,則比較器C輸出v_C為1，否則為0。比較結(jié)果送D₄～D₁。
第二個(gè)CP脈沖到來(lái)后，移位寄存器的串行輸入端S為高電平，Q_A由0變1，同是最高位Q_A的0移至次高位Q_B。于是數(shù)據(jù)寄存器的Q₃由0變1，這個(gè)正跳變作為有效觸發(fā)信號(hào)加到FF₄的CP端使v_C的電平得以在Q₄保存下來(lái)。此時(shí)，由于其他觸發(fā)器無(wú)正跳變脈沖，v_C的信號(hào)對(duì)它們不起作用。Q₃變?yōu)?后建立了新的D/A轉(zhuǎn)換器的數(shù)據(jù)，輸入電壓在與其輸出電壓v_O相比較，比較結(jié)果在第三個(gè)時(shí)鐘脈沖作用下存于Q₃……。如此進(jìn)行，直到Q_E由1變0，使Q₅由1變0后將G₂封鎖，轉(zhuǎn)換完畢。于是電路的輸出端D₃D₂D₁D₀得到與輸入電壓v₁成正比的數(shù)字量。由以上分析可見(jiàn)，逐次比較型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需的時(shí)間與其位數(shù)和時(shí)鐘脈沖頻率有關(guān)，位數(shù)愈少，時(shí)鐘頻率愈高，轉(zhuǎn)換所需時(shí)間越短。這種A/D轉(zhuǎn)換器具有轉(zhuǎn)換速度較快，精度高的特點(diǎn)。