頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 基于FPGA的擺臂伺服控制系統設計 擺臂伺服控制系統是大氣紅外干涉儀的重要組成部分，在分析干涉儀工作原理和伺服控制需求的基礎上，給出了一種采用FPGA實現伺服控制、結合典型Ｈ型直流PWM電路，構成數字化擺臂伺服控制系統的設計方法，仿真與實驗結果驗證了設計的正確性。 發表于：1/14/2014 Altera ArriaGX FPGA入門開發方案 Altera公司的ArriaGXFPGA是帶有收發器的中端FPGA系列。其收發器速率高達3.125Gbps，您可以利用它來連接支持PCIExpress,千兆以太網,SerialRapidIO,SDI等協議的現有模塊和器件。具有同類最佳的信號完整性,是功耗最低的中端FPGA，適用于需要32個支持背板的6.5536Gbps收發器的應用.本文介紹了ArriaGXFPGA主要特性和架構圖,以及ArriaVGXFPGA入門開發板主要特性,框圖,電路圖,PCB元件布局圖和材料清單. 發表于：1/14/2014 基于FPGA的多通道生理信號監護儀的設計 提出了一種基于SoPC技術的生理信號監護系統的設計方案，以Altera公司Cyclone II系列EP2C35F672芯片為核心，設計了心電、脈搏波、血氧信號采集和處理模塊。基于Nios II嵌入式軟核處理器進行應用程序開發，實現了多通道生理信號的24小時實時監控。 發表于：1/13/2014 Virtex-7 FPGA Gen3 集成模塊Completion timeout機制 任何一種 split 交易協議都存在 Requesters 得不到期望的 Completion 的風險。為了允許 Requesters 使用一種標準方式從這種情況下恢復，規定了 Completion timeout機制。 發表于：1/10/2014 基于FPGA的雷達信號源設計 介紹了直接數字頻率合成（DDS）的基本原理，并基于Xilinx公司的FPGA設計出產生連續波、重頻參差抖動、頻率捷變、線性調頻以及二相編碼等雷達信號的系統方案。實驗結果表明，該設計靈活且性能良好，具有廣泛的應用前景。 發表于：1/10/2014 基于FPGA的雷電定位系統高精度時標設計 介紹了一種基于到達時差法（TOA）的雷電定位系統中高精度時間標記產生方法。目前全球定位系統（GPS）可以提供協調世界時（UTC）和精度達微秒乃至納秒級的秒脈沖（PPS）。在雷電定位過程中，不同探測站需要對采集到的閃電輻射脈沖進行時間標記以確定雷電信號到達各站之間的時間差，并由多站定位算法得到閃電發生的位置。該時標系統采用Altera公司的FPGA 芯片EP2C8Q208和U-BLOX公司的GPS芯片NEO-6M實現，其時間標記精度可達1 μs。 發表于：1/10/2014 基于FPGA的紅外遙控密碼鎖的設計 介紹了一種基于可編程邏輯器件FPGA的電子密碼鎖的設計方法，具有性能可靠、使用方便以及良好的靈活性和可擴展性等優點。重點闡述了紅外遙控解碼、密碼鎖的解鎖、密碼修改等功能的實現，給出了數字密碼鎖的電路原理圖及各模塊的波形仿真結果。 發表于：1/9/2014 基于CPLD的線陣CCD-TCD1501D驅動時序的設計與實現 根據線陣CCD圖像傳感器TCD1501D的驅動時序要求，使用CPLD芯片EPM7128LC84-15設計了其驅動時序電路，并在相應的軟件上進行了仿真。同時，在相應的硬件電路上實現了驅動波形并在示波器上加以驗證。該方法有集成度高、調試方便等優點。 發表于：1/9/2014 基于FPGA的自由立體顯示系統光學引擎設計 實現了一種用于自由立體顯示系統的光學引擎。該系統采用FPGA作為控制處理器，通過RS232串口與DSP瞳孔跟蹤模塊實時通信，并根據液晶面板同步信號控制大功率LED驅動電路實現對應瞳孔坐標的指向性照明。該系統與目前基于單片機的光學引擎比較，在成本提升很小的前提下具有能夠精確控制時序、同步性更好、適應更大規模的LED驅動電路等優勢，提高了系統的穩定性和可升級性，具有良好的應用前景。 發表于：1/7/2014 Altera在Stratix 10 SoC率先采用四核64位Cortex-A53 Altera在第10代產品線一改在28 nm工藝節點的低調，一次又一次重拳出擊，搶占市場先機，搶盡老對手的風頭。 發表于：1/7/2014 ?…216217218219220221222223224225…?
