頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Altera榮獲中興通訊公司的最佳技術支持獎 Altera公司(NASDAQ: ALTR)今天宣布，榮獲前沿電信公司中興通訊的最佳技術支持獎。中興通訊是一家領先的電信公司，在最近的中國深圳中興通訊年度供應商日上頒發了這一獎項給Altera。中興通訊舉辦這項一年一度的盛事旨在表彰其供應商在支持公司的地位不斷增長并成為全球電信設備和網絡業界領先的創新者之一中所起到的關鍵作用。 發表于：1/7/2014 二模冗余MIPS處理器的設計與實現 引言現場可編程門陣列（FieldProgrammableGateArray,FPGA）是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發生改變。FPGA在電子 發表于：1/6/2014 SoPC技術在體外反搏控制系統中的應用 研究了一種基于SoPC的體外反搏控制系統，通過SoPC技術將數據采集控制模塊、中央處理器、VGA控制器等單元集成到一塊FPGA芯片上，該系統具有性能高、抗干擾性強、可重構、易擴展等優點。同時采用了數字信號處理和硬件電路相結合的方法進行基線矯正和自動增益調節，提高系統的適用性。系統很好地完成了對體外反搏裝置的控制，同時也推進了體外反搏系統向微型化、家庭化的方向發展。 發表于：1/3/2014 使用Vivado HLS實現OpenCV的開發流程 XilinxDSPSpecilist:HarvestGuo本文通過對OpenCV中圖像類型和函數處理方法的介紹，通過設計實例描述在vivadoHLS中調用OpenCV庫函數實現圖像處理的幾個基本步驟，完成從OpenCV設計到RTL轉換綜 發表于：1/2/2014 Virtex-7 FPGA Gen3 Integrated Block Completion timeout機制 任何一種 split 交易協議都存在 Requesters 得不到期望的 Completion 的風險。為了允許 Requesters 使用一種標準方式從這種情況下恢復，規定了 Completion timeout機制。 發表于：1/2/2014 利用可編程振蕩器增強FPGA應用 當今復雜的FPGA含有眾多用于實現各種電路與系統的功能塊，諸如邏輯陣列、存儲器、DSP模塊、處理器、用于時序生成的鎖相環(PLL)和延遲鎖定環(DLL)、標準I/O、高速數字收發器以及并行接口（P 發表于：12/27/2013 云閃定位系統中校正信號源設計 簡要介紹了云閃探測系統的工作原理。為滿足對系統中各通道幅相不一致性測試的需求，設計了一款精度高、穩定性好的信號源。該信號源以Altera公司FPGA芯片EP1C3T100為控制核心，以ADI公司DDS芯片AD9954為信號合成器。詳細給出了信號源的硬件實現和高速邏輯控制電路設計，測試結果表明,該信號源性能良好,具有很好的應用和推廣價值。 發表于：12/26/2013 FPGA密碼模塊惡意木馬后門設計 FPGA器件安全性包括數據安全性和應用程序安全性兩部分。FPGA生命周期的各個階段對其安全性都會產生至關重要的影響，由于FPGA電路在設計和生產中的脆弱性，使得惡意木馬電路能夠有機可乘。針對FPGA器件開發階段，以FPGA密碼模塊為目標，設計能夠泄露密鑰的惡意木馬后門電路，對于了解硬件木馬實現機理、警示FPGA芯片安全具有重要作用。 發表于：12/26/2013 基于PCIE的高速光纖圖像實時采集系統設計 利用PCI Express（PCIE）總線及DMA數據傳輸技術，設計光纖圖像實時采集系統。利用FPGA中的PCIE硬核實現了PCIE總線的DMA傳輸，同時介紹了整個采集系統的數據流和光纖接口模塊的設計。測試結果表明，系統DMA數據傳輸速度可達到138 MB/s，完全滿足高速光纖圖像實時采集的需要。 發表于：12/26/2013 萊迪思MachXO3 FPGA開始發貨 萊迪思半導體公司今日宣布第一批256-Ball caBGA封裝的XO3-L 2200，4300和6900器件開始發貨，這是超低密度MachXO3?現場可編程門陣列（FPGA）系列中首批發貨的器件，MachXO3是世界上最小、最低的每I/O成本的可編程平臺，旨在擴大系統功能并且使用并行和串行I/O實現新興互連接口的橋接。 發表于：12/24/2013 ?…217218219220221222223224225226…?
