頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 基于雙核Nios II系統(tǒng)的數(shù)字預失真器設計 設計了一種基于雙核Nios II系統(tǒng)的數(shù)字預失真器(DPD)。在FPGA中構建多查找表結構，實現(xiàn)了基于記憶多項式模型的DPD；采用雙核處理器完成并行RLS算法處理，保證了DPD模型參數(shù)提取過程的執(zhí)行效率。實驗結果證明，該系統(tǒng)能夠?qū)Ψ诺姆蔷€性進行較好補償。 發(fā)表于：8/9/2012 賽靈思Zynq-7000 All Programmable SoC實現(xiàn)1GHz處理能力 業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布，其Zynq?-7000 All Programmable SoC系列的峰值處理性能提升至1 GHz，同時還將采用更小的封裝尺寸以實現(xiàn)更高的系統(tǒng)性能和可編程系統(tǒng)集成度。上述增強功能可進一步提高眾多高端影像與圖形處理應用的系統(tǒng)價值，從而充分滿足醫(yī)療以及有線與無線設備領域計算密集型系統(tǒng)的要求。Zynq-7000 All Programmable SoC 系列是業(yè)界首款緊密集成軟件、硬件及I/O的“All Programmable”的器件。 發(fā)表于：8/9/2012 系統(tǒng)建模成為主流 “系統(tǒng)建模”這一詞語揭示了復雜芯片系統(tǒng)(SoC)設計工程以及規(guī)模龐大的航空航天計劃。而實際上，系統(tǒng)建模技術的根本在于IC設計和航空航天工業(yè)。但是今天，出于各種原因，很多領域的系統(tǒng)設計人員在開發(fā)完整的原型系統(tǒng)之前必須對其電子系統(tǒng)設計進行建模。 發(fā)表于：8/9/2012 基于影像傳感器MT9M111的視頻采集系統(tǒng) CMOS圖像采集系統(tǒng)普遍存在圖像質(zhì)量問題，如果沒有對圖像進行專門的處理，則圖像質(zhì)量難以保障。近些年來，隨著SoC技術的快速發(fā)展，在圖像采集和處理領域，出現(xiàn)了SoC影像傳感器，它集成CMOS傳感器和圖形處理器功能，可以得到令人非常滿意的圖像質(zhì)量。本文設計的視頻采集系統(tǒng)采用了SoC成像芯片MT9M111和USB2.0接口芯片CY7C68013。 發(fā)表于：8/8/2012 基于CPCI總線架構設計的實時圖像信號處理平臺 為了提高算法效率，實時處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結構設計的。業(yè)務板以FPGA為處理核心，實現(xiàn)數(shù)字視頻信號的實時圖像處理，DSP實現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應中斷，實現(xiàn)數(shù)據(jù)通信和存儲實時信號。 發(fā)表于：8/8/2012 用FPGA實現(xiàn)端到端廣播平臺解決方案 消費者要求以前所未有的速度提供史無前例的海量優(yōu)質(zhì)視頻，迫使廣播公司和設備制造商以更快的速度將低成本先進解決方案投放市場。為滿足這一需求，賽靈思正著力推出現(xiàn)場可編程門陣列(FPGA)和端到端廣播平臺解決方案，幫助設計人員和制造商以更快的速度將采集、提供、分配和消費(ACDC)解決方案集成到自己的設備當中。 發(fā)表于：8/8/2012 Synopsys并購帶動EDA產(chǎn)業(yè)重回制造懷抱？ 有消息指出，新思科技(Synopsys)有意將其研發(fā)團隊和近期收購自Magma、Ciranova以及思源科技(Springsoft)等公司的EDA軟件加以整合，在我看來，這代表著該市場可能會發(fā)生一些有趣的轉變。看起來有點像是EDA終于要回歸原點 發(fā)表于：8/8/2012 卡位18吋臺積三星英特爾激戰(zhàn)臺積投資410億沖先進制程 臺積電昨（5）日宣布，將投資晶片設備商艾司摩爾（ASML）11.14億歐元（約新臺幣410億元），加速下一世代關鍵技術極紫外光（EUV）與18吋晶圓微影設備開發(fā)及量產(chǎn)，成為繼英特爾之后，第2家加入投資ASML的半導體大廠。 發(fā)表于：8/7/2012 Xilinx Virtex-5 FPGA 中的CRC模塊 CRC根據(jù)一個給定的數(shù)據(jù)位組算出，然后在傳輸或存儲之前附加到數(shù)據(jù)幀尾部。接收或檢索到幀后，對其內(nèi)容重新計算CRC，以此來驗證其有效性，確保數(shù)據(jù)無誤。本文簡述CRC計算所依據(jù)的原理，并且探討用線性 發(fā)表于：8/7/2012 FPGA動態(tài)局部可重構中基于TBUF總線宏設計 目前，Xilinx公司提倡使用最新的EAPR(Early Access Partial Reconfiguration)方法實現(xiàn)FPGA動態(tài)局部可重構技術。該方法中用于可重構模塊與其他模塊之間通信的總線宏是基于Slice的，但這個方法只適用于Virtex-Ⅱ，Virtex-ⅡPro，Virtex-IV和Virtex-V等器件，對于Virtex，SpartanⅡ，SpartanⅢ等器件，只能使用基于TBUF的總線宏實現(xiàn)動態(tài)可重構技術，因此該文對基于TBUF的總線宏研究是有意義的。 發(fā)表于：8/6/2012 ?…262263264265266267268269270271…?
