頭條 開啟工業4.0：集成EtherCAT和萊迪思FPGA實現高級自動化 隨著工業領域向實現工業4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統需求與日俱增。 然而，實施數字化轉型并非總是一帆風順。企業必須在現有環境中集成這些先進系統，同時應對軟件孤島、互聯網時代前的老舊設備以及根深蒂固的工作流程等挑戰。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。 最新資訊 PLC的主要分類及應用 PLC（Programmable Logic Controller）即可編程序邏輯控制器是一種專門為在工業環境下應用而設計的數字運算操作電子系統，也是現代工業自動化系統的重要組成部分，那么它是怎么誕生的呢？今天我們來捋一捋。 發表于：7/16/2020 掌握Linux常用命令的分類 Linux可以提供的功能通常是通過各種命令來實現的。 每個命令都有許多細分功能的選項，每個命令后面的功能對象的參數也不同，因此我們需要詳細介紹一下Linux命令的一般分類。 發表于：7/12/2020 Flutter應用程序被谷歌和Canonical引入Ubuntu Linux Linux操作系統具有安全性，性能和開放性的所有優點，但是由于軟件目錄的原因，許多計算機用戶都不使用Linux操作系統。 發表于：7/12/2020 認識Linux和windows的區別 當前，有三種類型的操作系統。 Windows和Mac OS相信每個人都熟悉它們。 這些是我們最熟悉的操作系統。 還有哪些其他操作系統? 當然是Linux操作系統。 Linux系統因其開源、免費、跨平臺和其他強大功能而在代碼農民中非常受歡迎。 發表于：7/12/2020 低功耗通用FPGA再加碼，萊迪思推出更低功耗、更高I/O密度Certus-NX Lattice Nexus是業界首個基于28 nm FD-SOI工藝的低功耗FPGA技術平臺，得益于功耗和MIPI 速度上的優勢，基于該平臺的第一款產品CrossLink-NX得到了客戶廣泛認可，主要用于嵌入式視覺領域。時隔半年，Lattice在近日宣布推出這款平臺的第二代產品——Certus-NX，具有更高的I/O密度和更低的功耗，主要面向工業自動化、通信等市場。 發表于：7/7/2020 如何使用數字電位器構建可編程振蕩器 數字電位器(digiPOT)功能多樣，應用廣泛，例如，用于濾除或生成交流信號。但是，有時頻率必須能夠有所變化，并根據應用需求調整。在此類設計中，支持通過適當的接口調整頻率的可編程解決方案極為有用，在有些情況下，非常有助于開發。本文介紹一種簡單易行的可編程振蕩器構建方法，其中，振蕩頻率和幅度可以通過使用digiPOT來彼此獨立地調節。 發表于：6/1/2020 基于FPGA的自定義CPU架構設計 為滿足當前工業應用下越來越多的分布式計算的需求，提出了一種在FPGA芯片中構建自定義指令集的CPU的方式，以此來使FPGA具有類似于單片機的處理指令的能力。并且，這種能力的前提是復用計算單元，因此資源消耗有限，不會隨著計算量的增加而增大。在自定義指令集CPU的改進型架構中，使用了并行計算的結構，使得運算速度大幅提升。最后，結合實際應用案例，移植電流環計算中的FOC算法到自定義CPU中運算。并用ModelSim軟件進行仿真，測試其計算時間僅需7.48 μs。 發表于：5/13/2020 基于FPGA的全數字雙通道符合多普勒展寬系統 針對核輻射能譜、正電子湮沒符合多普勒展寬譜測量的需求，設計了一種基于FPGA的全數字雙通道符合多普勒展寬系統。該系統以16 bit模數轉換芯片AD9269-80為前端，將高純鍺探測器采集到的模擬信號轉化為數字信號，該數字信號進入系統后端的FPGA芯片中進行數字處理。FPGA通過滑動平均窗口、乒乓操作、自定義IP核等實現對核脈沖信號的處理，包括波形降噪、梯形濾波、基線恢復、堆積識別、閾值判斷、數據緩存等，從而得到核脈沖的幅度信息和時間信息。再由網口模塊與上位機之間進行通信，采用UDP協議進行幅度、時間信息的傳輸，得到核信號的能譜。系統采用雙通道對正電子符合多普勒展寬譜測量，得到二維符合圖譜。 發表于：3/31/2020 ADS-B陣列信號二重解交織算法的實時實現 為解決ADS-B系統通信時的信號交織問題，結合FPGA的工作特點和實時系統的要求，對ADS-B交織檢測算法和解交織算法進行優化。針對交織檢測算法在實采數據驗證時需要變化處理信號的參數才能匹配判決域的問題，設計一種計算判斷交織檢測的動態門限值的方法，同時將解交織算法中特征向量、廣義逆矩陣等復雜的過程優化為對某段信號的協方差矩陣求逆。實現結果表明，優化后的算法適用于硬件實時系統，能有效分離ADS-B交織信號。 發表于：3/12/2020 RS編碼算法的優化與FPGA實現 針對常用RS編碼算法中伽羅華域(Galois Field，GF)的乘法運算在FPGA中實現時存在的數據運算量大、復雜度高等問題，對RS編碼模塊進行優化，通過增加乘法器因子求取模塊，完成RS編碼乘法器因子的求取，降低伽羅華域乘法運算在FPGA實現過程中的復雜度，減少運算量。測試結果表明，優化后的RS編碼FPGA實現簡單有效，且編碼準確無誤，編碼結果與MATLAB計算所得理論結果一致，可適用于任意碼長的RS編碼，在移動通信、航天通信等復雜多因素通信領域有著廣泛的應用價值。 發表于：3/10/2020 ?…23242526272829303132…?
