欧美精品香蕉在线观看网,欧美经典成人在观看线视频,欧美成人性免费观看

道路平整度檢測多源數(shù)據(jù)高精度同步采集

隨著使用年限增加，道路出現(xiàn)了不平整等路面損壞情況，急需一種快速、有效的道路平整度檢測設(shè)備對道路進(jìn)行檢測。設(shè)計了一種道路平整度檢測多傳感器數(shù)據(jù)同步采集系統(tǒng)，以FPGA為控制核心，利用GPS輸出的NEMA數(shù)據(jù)和高穩(wěn)晶振建立高精度的時間基準(zhǔn)，采用A/D采樣的方式進(jìn)行同步數(shù)據(jù)采集。為提高系統(tǒng)的抗干擾能力和數(shù)據(jù)采樣的精度，傳感器信號調(diào)理電路采用差分放大和抗混疊濾波設(shè)計。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)完成了多傳感器數(shù)據(jù)高精度同步采集，時間同步精度為微秒級，能夠?yàn)樵u價路面平整度提供高精度原始數(shù)據(jù)，具有數(shù)據(jù)采樣精度高、穩(wěn)定性好、抗干擾能力強(qiáng)、成本低等優(yōu)點(diǎn)，已在武漢夕睿光電技術(shù)有限公司的道路檢測車上得到成功應(yīng)用。

發(fā)表于：2/21/2024

一種基于FPGA的eMMC壽命驗(yàn)證的方法

為滿足測試eMMC存儲顆粒的長時間讀寫性能要求，研究了一種基于FPGA的eMMC壽命驗(yàn)證方法。結(jié)合eMMC工作原理和High Speed DDR（雙倍率）總線模式，詳細(xì)設(shè)計出驗(yàn)證系統(tǒng)的核心組成部分。硬件采用FPGA（xc7a50tfgg484-1）芯片作為主控器，4片eMMC（FEMDRW064G-88A19）芯片作為驗(yàn)證對象。解析eMMC初始化配置方法，設(shè)計開放式讀寫模塊，配合eMMC監(jiān)控軟件控制指令，完成4片180 000次塊區(qū)域的循環(huán)讀寫，測試結(jié)果全部通過，讀寫均速達(dá)到31 MB/s。

發(fā)表于：2/21/2024

低成本慣性多冗余導(dǎo)航控制一體機(jī)設(shè)計

為了智能體的精確定位和定姿，實(shí)現(xiàn)其穩(wěn)定運(yùn)動控制，設(shè)計了一種低成本多慣性冗余導(dǎo)航控制一體機(jī)，給出了設(shè)計方法。穩(wěn)壓電路的開關(guān)電源MP2482DN和線性電源JW29300U-3.3V為一體機(jī)提供穩(wěn)定5 V和3.3 V的較大功率電源；控制器STM32H7的SPI采用星形拓?fù)淇偩€與3片六軸慣性芯片BMI088通信，2路TTL串口與差分衛(wèi)星定位板雙向通信，實(shí)現(xiàn)智能體定位和定姿；控制器STM32F4的CAN總線接口與智能體底盤雙向通信，實(shí)現(xiàn)其運(yùn)動控制，1路TTL串口實(shí)現(xiàn)與控制器STM32H7的雙向通信；兩控制器的網(wǎng)絡(luò)接口與上位機(jī)組成無線局域網(wǎng)，實(shí)現(xiàn)數(shù)據(jù)交換和狀態(tài)監(jiān)控。整個系統(tǒng)具有功耗低、體積小、成本低、接口豐富的特點(diǎn)。

發(fā)表于：2/21/2024

基于FPGA的高速模數(shù)轉(zhuǎn)換器評估系統(tǒng)

設(shè)計并驗(yàn)證了一種基于現(xiàn)場可編程邏輯陣列（FPGA）的高速模數(shù)轉(zhuǎn)換器（ADC）評估系統(tǒng)。基于FPGA設(shè)計了底層邏輯，根據(jù)不同的測試指標(biāo)控制ADC的信號采集和數(shù)據(jù)轉(zhuǎn)換，將模擬輸入信號轉(zhuǎn)換為數(shù)據(jù)存儲到FPGA的分布式存儲器（Block RAM）中，通過用戶數(shù)據(jù)報協(xié)議（UDP）將數(shù)據(jù)傳輸?shù)诫娔X端的基于MATLAB開發(fā)的上位機(jī)，由電腦中央處理器（CPU）負(fù)責(zé)處理計算數(shù)據(jù)并輸出測試結(jié)果到用戶界面上。以一款16位、采樣率100 MS/s的ADC為例，以該評估系統(tǒng)對ADC的各項(xiàng)參數(shù)指標(biāo)進(jìn)行測試和分析。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)可以實(shí)現(xiàn)高速、高精度ADC的測試和評估。

發(fā)表于：2/21/2024

一種基于異構(gòu)處理器的可動態(tài)布署設(shè)計與實(shí)現(xiàn)

針對衛(wèi)星支持的多種生活服務(wù)需求實(shí)時切換、資源靈活智能調(diào)用需求，基于無線廣域信號服務(wù)異構(gòu)處理器，設(shè)計了一種即時高效、動態(tài)切換部署處理器功能的方案。通過對大資源FPGA及多片8核DSP多種功能定制結(jié)合動態(tài)部署設(shè)計，實(shí)現(xiàn)實(shí)時動態(tài)可重構(gòu)處理器系統(tǒng)功能，將5種FPGA應(yīng)用結(jié)合2種DSP應(yīng)用程序動態(tài)組合，配合各功能任務(wù)架構(gòu)需求重建控制、數(shù)據(jù)鏈路，完成多任務(wù)智能切換。

發(fā)表于：2/20/2024

工控網(wǎng)絡(luò)安全靶場異構(gòu)資源建模封裝技術(shù)研究

針對工控網(wǎng)絡(luò)安全靶場的異構(gòu)資源種類多、管控難的問題，采用元建模的方式對各類試驗(yàn)資源進(jìn)行建模，分類并統(tǒng)一描述真實(shí)資源的功能、性能、接口、形態(tài)等屬性，建立與真實(shí)資源映射的模型，實(shí)現(xiàn)模型復(fù)用、快速重構(gòu)；分析資源的管控接口、采集接口和I/O接口，建立資源構(gòu)件化封裝規(guī)范，對各類資源進(jìn)行構(gòu)件化封裝，為工控網(wǎng)絡(luò)安全靶場資源的靈活配置、自動管控提供技術(shù)支撐。通過軟件工具對資源建模封裝的方法進(jìn)行了驗(yàn)證。該研究的意義在于通過建模封裝技術(shù)，實(shí)現(xiàn)對資源的可視化操作和統(tǒng)一管理。

發(fā)表于：2/20/2024

基于流水線的RSA加密算法硬件實(shí)現(xiàn)

針對硬件實(shí)現(xiàn)高位RSA加密算法成本比較高的問題，在傳統(tǒng)的基4蒙哥馬利（Montgomery）算法上進(jìn)行改進(jìn)。首先引入CSA加法器快速完成大數(shù)的加法計算；然后在后處理上做優(yōu)化，以減少每次蒙哥馬利計算的大數(shù)個數(shù)；最后在計算RSA加密算法時加入了流水線，在并行執(zhí)行RSA加密的條件下降低硬件資源的使用。在Xilinx XC7K410T系列的FPGA開發(fā)板上的實(shí)驗(yàn)結(jié)果表明，在保證加密速率的前提下，改進(jìn)的RSA加密算法結(jié)構(gòu)使用的硬件資源是原來并行結(jié)構(gòu)的1/2，而且可以在更高的頻率下工作。

發(fā)表于：2/20/2024

基于FPGA的晶圓級芯片封裝圖像序列配準(zhǔn)方法的設(shè)計與實(shí)現(xiàn)*

針對未切割晶圓進(jìn)行封裝后的晶圓級芯片封裝（WLCSP），12英寸晶圓以1 μm物理分辨率進(jìn)行自動光學(xué)檢測（AOI）面臨大幅面、高質(zhì)量成像和成像速度的技術(shù)挑戰(zhàn)。晶圓全局圖像需由多幅掃描生成的局部圖像序列拼接而成，為實(shí)現(xiàn)圖像序列的高質(zhì)量、高速配準(zhǔn)，在FPGA中采用OpenCL實(shí)現(xiàn)相位相關(guān)法進(jìn)行四鄰域棋盤配準(zhǔn)。首先在構(gòu)建二維FFT和互功率譜函數(shù)內(nèi)核的基礎(chǔ)上，采用雙端口緩存和行緩存的設(shè)備全局內(nèi)存對計算過程的頻譜數(shù)據(jù)進(jìn)行復(fù)用并應(yīng)用內(nèi)核通道級聯(lián)提高配準(zhǔn)速度，基于最小生成樹優(yōu)化配準(zhǔn)結(jié)果降低全局圖像坐標(biāo)計算的累積誤差，并經(jīng)實(shí)際掃描圖像驗(yàn)證配準(zhǔn)算法及加速性能。關(guān)鍵詞：晶圓級芯片封裝；圖像配準(zhǔn)；FPGA；OpenCL

發(fā)表于：1/26/2024

面向圖像語義分割的多類型卷積加速器設(shè)計

圖像語義分割網(wǎng)絡(luò)為了提升精度常采用結(jié)構(gòu)復(fù)雜的卷積層作為基礎(chǔ)的特征提取單元，這類卷積層存在的不同類型卷積增加了對網(wǎng)絡(luò)并行加速計算的難度。針對語義分割網(wǎng)絡(luò)不同類型的卷積的加速計算需求，提出一種基于FPGA的面向多類型卷積的并行計算加速器。首先對卷積的計算原理進(jìn)行分析，然后根據(jù)不同卷積類型的基本運(yùn)算原理構(gòu)建多乘法并行計算的處理單元，并通過多處理單元并行、數(shù)據(jù)重用以及PIPELINE方法對卷積進(jìn)行加速計算。實(shí)驗(yàn)結(jié)果表明，對于特定尺寸的特征圖，使用所提的卷積加速器設(shè)計方法最多可以達(dá)到113倍的速度提升。關(guān)鍵詞：圖像語義分割；多類型卷積；FPGA；計算加速

發(fā)表于：1/26/2024

基于污點(diǎn)分析的二進(jìn)制程序漏洞檢測系統(tǒng)設(shè)計與實(shí)現(xiàn)*

針對現(xiàn)階段二進(jìn)制程序的靜態(tài)分析多依賴于人工經(jīng)驗(yàn)規(guī)則導(dǎo)致的低效率問題，以及大多數(shù)二進(jìn)制程序漏洞掃描檢測系統(tǒng)性能和可擴(kuò)展性較低的問題，設(shè)計并且實(shí)現(xiàn)了一個簡易版的基于污點(diǎn)分析的二進(jìn)制程序漏洞檢測系統(tǒng)。與現(xiàn)有的二進(jìn)制程序漏洞檢測系統(tǒng)相比，本文設(shè)計的系統(tǒng)改進(jìn)了Java指針分析中提出的算法，使得分析過程的數(shù)據(jù)抽象部分和指針分析部分得到了分離，進(jìn)一步簡化了污點(diǎn)分析，提高了分析的性能和可擴(kuò)展性。此外，將漏洞模式單獨(dú)抽離出來，能夠更加方便地進(jìn)行漏洞模式的自定義。

發(fā)表于：1/17/2024