| EDA工程建模及其管理方法研究2 | |
| 所屬分類：教程|講義 | |
| 上傳者：serena | |
| 標(biāo)簽： EDA | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： EDA工程建模及其管理方法研究2 隨著微電子技術(shù)與計算機技術(shù)的日益成熟，電子設(shè)計自動化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計應(yīng)用中顯得越來越重要。EDA技術(shù)采用自上至下的設(shè)計思想，允許設(shè)計人員能夠從系統(tǒng)功能級或電路功能級進行產(chǎn)品或芯片的設(shè)計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設(shè)計的抽象層次，在較短時間內(nèi)設(shè)計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協(xié)作設(shè)計下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2