| DRAM內(nèi)存模塊的設(shè)計(jì)技術(shù) | |
| 所屬分類：白皮書 | |
| 上傳者：serena | |
| 標(biāo)簽： DRAM 內(nèi)存模塊 | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 第二部分：DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143 第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143 第二章 內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145 第三章 內(nèi)存模塊的時(shí)序要求.............................................................................149 3.1 無緩沖（Unbuffered）內(nèi)存模塊的時(shí)序分析.......................................149 3.2 帶寄存器（Registered）的內(nèi)存模塊時(shí)序分析...................................154 第四章 內(nèi)存模塊信號設(shè)計(jì).................................................................................159 4.1 時(shí)鐘信號的設(shè)計(jì).......................................................................................159 4.2 CS 及CKE 信號的設(shè)計(jì)..............................................................................162 4.3 地址和控制線的設(shè)計(jì)...............................................................................163 4.4 數(shù)據(jù)信號線的設(shè)計(jì) | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2