| 基于RISC-V架構的Spike緩存模型的設計和實現(xiàn) | |
| 所屬分類：技術論文 | |
| 上傳者：zhoubin333 | |
| 文檔大?。?span>5597 K | |
| 標簽： RISC-V Spike 緩存模型 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：使用基于精簡指令集原則的指令架構（RISC-V）的指令集，針對現(xiàn)有Spike驗證模型中的緩存寫回功能的缺失問題，設計一種基于RISC-V指令集的現(xiàn)代超標量處理器緩存模型?；诂F(xiàn)代高速緩存的基本原理，結合Spike驗證模型，實現(xiàn)現(xiàn)代高速緩存的基本讀寫操作，并進行系統(tǒng)級芯片（SoC）環(huán)境下的仿真和驗證，可作為微型電子芯片（IC）前端邏輯設計中的驗證模型使用。該方案能夠以較快的時間完成基于RISC-V指令集的大型SoC的設計與驗證。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2