| 基于RISC-V架構(gòu)的Spike緩存模型的設(shè)計(jì)和實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：5597 K | |
| 標(biāo)簽： RISC-V Spike 緩存模型 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：使用基于精簡指令集原則的指令架構(gòu)（RISC-V）的指令集，針對現(xiàn)有Spike驗(yàn)證模型中的緩存寫回功能的缺失問題，設(shè)計(jì)一種基于RISC-V指令集的現(xiàn)代超標(biāo)量處理器緩存模型。基于現(xiàn)代高速緩存的基本原理，結(jié)合Spike驗(yàn)證模型，實(shí)現(xiàn)現(xiàn)代高速緩存的基本讀寫操作，并進(jìn)行系統(tǒng)級芯片（SoC）環(huán)境下的仿真和驗(yàn)證，可作為微型電子芯片（IC）前端邏輯設(shè)計(jì)中的驗(yàn)證模型使用。該方案能夠以較快的時(shí)間完成基于RISC-V指令集的大型SoC的設(shè)計(jì)與驗(yàn)證。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
RISC-V 相關(guān)資源
zhoubin333 的最新分享
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2