| 基于先進(jìn)工藝技術(shù)的機(jī)電控制SiP電路的設(shè)計(jì)與測(cè)試 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：4243 K | |
| 標(biāo)簽： 機(jī)電控制 系統(tǒng)級(jí)封裝 PoP | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：機(jī)電控制系統(tǒng)包含多款芯片，其小型化、輕量化的需求日益迫切，系統(tǒng)級(jí)封裝（System in Package）技術(shù)作為一種先進(jìn)封裝手段能夠?qū)⒍嗫畈煌愋偷男酒捎诟〉目臻g中。基于系統(tǒng)級(jí)封裝技術(shù)，并結(jié)合TSV與FanOUT技術(shù)設(shè)計(jì)了一款機(jī)電控制SiP電路，該電路包括頂層DSP信號(hào)控制單元和底層FPGA信號(hào)處理單元，兩者通過(guò)PoP（Package on Package）形式堆疊構(gòu)成SiP電路，相比于常規(guī)分立器件所搭建的機(jī)電控制系統(tǒng)，該SiP體積縮小70%以上，重量減輕80%以上。針對(duì)該款SiP電路設(shè)計(jì)了相應(yīng)的測(cè)試系統(tǒng)，且對(duì)內(nèi)部的ADC及DAC等芯片提出了一種回環(huán)測(cè)試的方法，能夠提高測(cè)試效率。測(cè)試結(jié)果表明，該電路滿足設(shè)計(jì)要求，在機(jī)電控制領(lǐng)域具有一定的應(yīng)用前景。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
機(jī)電控制 相關(guān)資源
wwei 的最新分享
- 基于大數(shù)據(jù)的飛參數(shù)據(jù)融合集成與應(yīng)用技術(shù)研究
- 戰(zhàn)場(chǎng)大數(shù)據(jù)與數(shù)據(jù)安全防護(hù)的認(rèn)識(shí)與思考
- 基于圖卷積神經(jīng)網(wǎng)絡(luò)的分布式半監(jiān)督自動(dòng)標(biāo)注方法
- 用于數(shù)據(jù)采集和應(yīng)用的便攜式保障系統(tǒng)設(shè)計(jì)
- 基于多源態(tài)勢(shì)數(shù)據(jù)融合的體系仿真與效能評(píng)估方法
- 面向輕武器射擊的數(shù)據(jù)智能采集關(guān)鍵技術(shù)研究
- 數(shù)據(jù)質(zhì)量治理解決方案研究
- 基于分布式處理的航天試驗(yàn)大數(shù)據(jù)分析研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2