| 探索分布式仿真方法加速Chiplet系統級驗證 | |
| 所屬分類：技術論文 | |
| 上傳者：wwei | |
| 文檔大小：3961 K | |
| 標簽： Chiplet架構 系統級驗證 分布式仿真技術 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著人工智能（AI）和高性能計算領域對芯片算力需求的增長，Chiplet方案正日益受到行業重視。然而Multi-Die系統復雜性和規模的擴大導致仿真消耗服務器資源大、驗證交付周期延長等。為解決這些問題，分析了傳統的三步法和Socket驗證方法，重點探索了Cadence分布式仿真方案，基于某實際Chiplet項目將系統級仿真任務分解成多個子Die并行執行的仿真實例，從服務器內存、跨服務器通信延遲、同步時間精準調控、信號連接開始時間及信號連接數量等多個方面探索了分布式仿真提效的措施，實現了超大規模Chiplet系統級RTL仿真和回歸效率提升。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2