| 54 Mb/s NRZ時鐘數據恢復電路的設計與實現 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：232 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出一種采用雙環路的時鐘數據恢復電路，電路采用改進型Hogge鑒相器；鑒相環電荷泵充放電電流為13.06 μA，改善了輸出時鐘的抖動影響；壓控振蕩器采用四級環型振蕩結構，由偽差分結構延遲單元組成，降低了系統電路設計難度，減小了VCO的增益。通過 Cadence軟件的Spectre工具仿真，能夠順利地從54 Mb/s的非歸零碼數據中提取出54 MHz的同步時鐘，時鐘占空比為50%，滿足設計要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2